如何用Verilog设计，检测10个连续周期内如果A为1的次数超过3次，则在第十一个周期B=1.

MiniDotPup 2018-10-30 11:45:20
如何用Verilog设计，检测10个连续周期内如果A变化的次数超过3次，则在第十一个周期B=1.
谢谢
...全文
414 1 打赏 收藏 转发到动态 举报
写回复
用AI写文章
1 条回复
切换为时间正序
请发表友善的回复…
发表回复
arm杀手 2018-12-27
  • 打赏
  • 举报
 回复
状态机 比较好做吧
基于FPGA 的8b10b编解码电路前端电路设计
本文介绍了一种基于FPGA的8b10b编解码电路设计，采用EDA技术和Verilog HDL语言实现。设计包括默认编码、差异度计算等模块，能在高速串行数据传输中实现直流平衡。
FPGA高速串行通信：8B10B编解码器的Verilog设计与验证
本文详细阐述8B10B编解码原理及其在FPGA上的Verilog实现，涵盖编码/解码状态机设计、时序优化（如两级流水线）、错误检测机制、资源与功耗优化策略，并基于Xilinx Artix-7平台开展仿真验证与板级测试，实测支持312.5MHz高速运行，具备良好信号完整性与鲁棒性。
【verilog】 输入序列连续的序列检测
本文介绍了如何使用Verilog编写一个序列检测模块，用于检测输入信号a是否匹配特定序列01110001。通过状态机实现，当检测到匹配的序列时，输出match指示信号。
【校招Verilog进阶挑战】序列检测篇：VL1、输入序列连续的序列检测
本文详细介绍了如何使用Verilog HDL设计序列检测模块，通过两种方法——状态机和移位寄存器——实现对特定序列（01110001）的检测。同时，还探讨了序列生成器的设计，用于周期性输出特定序列（1010110111）。
告别时钟漂移：用Verilog在Xilinx A7 FPGA上实现8B10B编码的完整流程与避坑指南
本文详解在Xilinx Artix-7 FPGA上用Verilog实现8B10B编码的全流程，涵盖查表法与逻辑实现选型、Running Disparity状态机设计、三级流水线优化及ILA实测调试方法；重点解决时钟漂移防护、直流平衡维持、跳变密度保证等高速串行通信关键问题，并给出Vivado工程配置、时序收敛与温度鲁棒性验证经验。
硬件设计

6,172

社区成员

11,288

社区内容

发帖
与我相关
我的任务
社区描述
硬件/嵌入开发 硬件设计
社区管理员
  • 硬件设计社区
加入社区
  • 近7日
  • 近30日
  • 至今

加载中

查看更多榜单
社区公告
暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章