社区
硬件设计
帖子详情
FPGA多字节串口收发求助
style_love
2019-02-26 07:29:42
为什么我做的串口通信当串口助手向uart发送字符串时,字符串每个字符之间如果加空格,uart接收后返回的值就是对的,但是字符串字符之间不加空格时,中间有些字符返回事就没了,这是什么原因啊,求大神指点
...全文
532
5
打赏
收藏
FPGA多字节串口收发求助
为什么我做的串口通信当串口助手向uart发送字符串时,字符串每个字符之间如果加空格,uart接收后返回的值就是对的,但是字符串字符之间不加空格时,中间有些字符返回事就没了,这是什么原因啊,求大神指点
复制链接
扫一扫
分享
转发到动态
举报
写回复
配置赞助广告
用AI写文章
5 条
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
yefanlei
2019-12-19
打赏
举报
回复
你好,我也遇到了一样的问题,但是不知道该怎么解决,接收端是16倍过采样的,但是改成单采样也有问题,除非像你这种加空格或者两位停止位才可以正常收发
zgl7903
2019-02-27
打赏
举报
回复
最大的可能性就是时序不对 仿真 示波器测量
style_love
2019-02-27
打赏
举报
回复
谢谢,已经解决,是因为接收字符速度快于发送字符速度
worldy
2019-02-27
打赏
举报
回复
你使用hex接收,看看编码对不对
DigCore
2019-02-26
打赏
举报
回复
这问题很难猜到你的设计上有何问题,
最好是有FPGA的设计过程,至少需要有UART处理时序部分!
//---------------------------------------
欢迎关注同名公众号:【DigCore】
关注公众号获取更多关于嵌入式的精彩技术博文分享。
访问个人技术博客主页:www.digcore.cn
探讨技术,我是认真的
//---------------------------------------
FPGA
串口
多
字节
收发
FPGA
串口
多
字节
收发
,含modelsim仿真
串口
接收多
字节
Verilog程序
此程序完成的是
FPGA
接收上位机发送的多
字节
串口
数据的工作,并把不同的
字节
分配给不同的寄存器,以完成相应的控制工作。(内含详细说明)
FPGA
实现
串口
接收及发送,多
字节
串口
发送
使用赛灵思zynq7000系列
FPGA
实现
串口
收发
,使用
串口
接收做为触发,收到一个
字节
数据发送一百
字节
数据,硬件调试通过。
【Verilog
串口
系统】综合例程(
串口
发送模块,
串口
接收模块,多
字节
协议帧
收发
).rar
基于 Verilog HDL 编写的 UART
串口
综合例程,包含仿真测试程序,开发环境为 Vivado。涉及
串口
发送模块、
串口
接收模块,以及多
字节
协议帧
收发
。相关说明请参阅本人的【Verilog
串口
系列】博客。博客地址: https://blog.csdn.net/poetryTang
串口
单
字节
发送和接收
使用verilog开发的
串口
单
字节
发送和接收
硬件设计
6,125
社区成员
11,293
社区内容
发帖
与我相关
我的任务
硬件设计
硬件/嵌入开发 硬件设计
复制链接
扫一扫
分享
社区描述
硬件/嵌入开发 硬件设计
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章