社区
硬件设计
帖子详情
Quartus FPGA verilog
Ai@yuing
2019-03-03 10:12:54
如何把一个数学问题用quartus中的verilog语言实现，最终加载到FPGA
...全文
192
2
打赏
收藏
Quartus FPGA verilog
如何把一个数学问题用quartus中的verilog语言实现，最终加载到FPGA
复制链接
扫一扫
分享
转发到动态
举报
写回复
配置赞助广告
用AI写文章
2 条
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
设计小工人
2019-03-11
打赏
举报
回复
引用 1 楼 迷雾绿洲 的回复:
最好经过c 验证，再将c 转verilog ,fpga 调试比较麻烦 并行计算层次不好划分，有了c 对着转容易点
楼上是正解。
fly 100%
2019-03-04
打赏
举报
回复
最好经过c 验证，再将c 转verilog ,fpga 调试比较麻烦 并行计算层次不好划分，有了c 对着转容易点
如何学习
FPGA
verilog
学
Quartus
II+
Verilog
三步走
如何学习
FPGA
verilog
学
Quartus
II+
Verilog
三步走
vga_show_
quartus
_
fpga
_
verilog
_板反弹球_
DE10_standard
fpga
开发板vga显示实验。在 VGA 控制器中，根据扫描的行或列数据，输出两种以上的不同颜色条纹（横条或竖条均可以）。利用上述控制器，在显示器上显示一张静态图片。使用低比特的颜色显示的方式来绕过...
FPGA
设计PLL IP核实验，带ModelSIm和SignalTap II调试
Quartus
工程
Verilog
源码.zip
FPGA
设计PLL IP核实验，带ModelSIm和SignalTap II调试
Quartus
工程
Verilog
源码,使用PLL IP核生成10M和20M时钟频率。 module
Verilog
_Ip_PLL ( CLK_50M,RST_N,LED1,LED2 ); input CLK_50M; input RST_N; output LED1...
FPGA
设计ROM IP核读写实验，带ModelSIm和SignalTap II调试
Quartus
工程
Verilog
源码.zip
FPGA
设计ROM IP核读写实验，带ModelSIm和SignalTap II调试
Quartus
工程
Verilog
源码,构建ROM IP核实验，对ROM进行读操作，将ROM中的32个数据读出。 module
Verilog
_Ip_ROM ( CLK_50M,RST_N,readdata,address ); ...
FPGA
开发板实验程序
quartus
环境
verilog
altera的
fpgA
的
verilog
多个程序源代码
硬件设计
6,127
社区成员
11,292
社区内容
发帖
与我相关
我的任务
硬件设计
硬件/嵌入开发 硬件设计
复制链接
扫一扫
分享
社区描述
硬件/嵌入开发 硬件设计
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章
发帖
与我相关
我的任务
分享
