modelsim仿真只有输入没有输出波形 [问题点数:20分]

Bbs1
本版专家分:0
结帖率 0%
Bbs1
本版专家分:0
Bbs1
本版专家分:0
Bbs1
本版专家分:0
Bbs1
本版专家分:0
Bbs2
本版专家分:201
modelsim 没有波形的一个问题
继上次<em>modelsim</em>与爱奇艺客户端冲突后,最近又给自己挖了一个坑,现在找到坑的原因了。帮助跟我遇到相同问题的人。 打开<em>modelsim</em>出现的界面如图,无法点停止,也无法点运行。解决办法,testbech文件里把reg eachvec;和@eachvec;加上,我就是自己不明白它的用处,删了它,结果不知道错误的原因。它的作用不明白,但是注释就有可能看不到<em>波形</em>。
QUARTUSⅡ10波形仿真(ModelSim)教程
对QUARTUSⅡ10不能<em>仿真</em>的最好弥补,相信大家一定会受益匪浅,记得评价啊。
modelsim仿真波形怎么保存成数据?????
用<em>modelsim</em><em>仿真</em>完,<em>波形</em>数据要拿到matlab中做处理,去网上搜了,都看不懂,说是保存成csv格式文件然后………………rn但是怎么保存成csv格式 还有<em>没有</em>其他的方法呀??? 被小学期搞得郁闷死了,大家有<em>没有</em>会的,谢谢了O(∩_∩)O
[仿真验证] - Modelsim - Modelsim仿真模块没有显示的解决方法
<em>modelsim</em><em>仿真</em>的时候某些模块被优化,无法在sim的instance中显示出来,但是实际上又<em>没有</em>报warning,这个时候只要在vsim中添加参数-voptargs=&amp;quot;+acc&amp;quot;即可解决 如上图所示,不加这个option可能tx以及rx都不会显示,根据<em>modelsim</em>的`ModelSim® SE Command Reference Manual`文档中关于此参数的描述 -voptargs=...
modelsIM输出波形无变化的可能原因
1、一些reg变量<em>没有</em>赋初值,比如clk;或clk<em>没有</em>加激励,比如initial begin clk = 0; always#(period/2) clk = ~clk; end2、显示信号<em>没有</em>选择适当的进制注意观察object中各变量的value值,这是在默认None的情况下<em>输出</em>的<em>波形</em>,看不出<em>波形</em>的情况。修改进制步骤:...
Quartus9.0原理图输入波形仿真
Quartus_ii_9.0原理图<em>输入</em>与<em>波形</em><em>仿真</em>
modelsim波形
1)使用"dataset save sim filename.wlf "保存<em>仿真</em><em>波形</em>,  filename.wlf文件的名字可以自己任意取。打开时候直接file-open -filename.wlf文件就可以了。    2)(但是有这样的情况出现,如果在保存wlf前,你改动了某些信号的位置,下一次打开是会回到原先的位置)可以把do文件一起保存,在下一次打开wlf文件后,再打开do文件,你先前的
modelsim波形窗口打开
下拉菜单view-&amp;gt;wave即打开<em>波形</em>窗口
Modelsim 的波形观看方法
1.时序逻辑电路的<em>波形</em>观看方法要点:以时钟上升沿为界限,上升沿前看<em>输入</em>,上升沿后看<em>输出</em>,由<em>输入</em>得到<em>输出</em>。举例:在此时序逻辑电路中,<em>输入</em>信号为if()中的两个变量:time_1s_cnt和time_100s_cnt,二者决定了<em>输出</em>信号time_1s_cnt的变化,在<em>仿真</em><em>波形</em>中,时钟上升沿前要看“time_1s_cnt和time_100s_cnt”两者的值,其值决定了时钟上升沿后的“time_1s_c...
modelsim输出波形
本人刚学Verilog,写了个很简单的滤波器,和它的激励,可是用<em>modelsim</em><em>仿真</em>时,总出不了<em>波形</em>,真不知道为啥,求人指点!我直接粘出来,复制到<em>modelsim</em>里就ok了!rnrn这是滤波器模块:rnmodule fir_lp_8(out,in,clk,rst);rn parameter size_in = 8;rn parameter size_out = 2*size_in + 1;rn rn parameter h0 = 8'd7;rn parameter h1 = 8'd17;rn parameter h2 = 8'd32;rn parameter h3 = 8'd46;rn parameter h4 = 8'd52;rn parameter h5 = 8'd46;rn parameter h6 = 8'd32;rn parameter h7 = 8'd17;rn parameter h8 = 8'd7;rn rn input clk,rst;rn output [size_out-1 : 0] out;rn input [size_in-1 : 0] in;rn rn reg [size_in-1 : 0] samples1;rn reg [size_in-1 : 0] samples2;rn reg [size_in-1 : 0] samples3;rn reg [size_in-1 : 0] samples4;rn reg [size_in-1 : 0] samples5;rn reg [size_in-1 : 0] samples6;rn reg [size_in-1 : 0] samples7;rn reg [size_in-1 : 0] samples8;rn rn assign out = in*h0 + samples1*h1 + samples2*h2 + samples3*h3 + samples4*h4rn + samples5*h5 + samples6*h6 + samples7*h7 + samples8*h8;rn rn always @(posedge clk or negedge rst)rn if (rst == 0)rn beginrn samples1 b00001010;rn rn endrn rn always #10 clk = ~clk;rn rn fir_lp_8 test_fir_lp_8(.out(out),.in(in),.clk(clk),.rst(rst));rn rnendmodulernrn滤波器估计没错,是抄书的,或许激励程序不对,因为是我写的~~~呜呜~~~~
MODELSIM仿真
第8章 使用ModelSim进行设计<em>仿真</em> ModelSim为HDL<em>仿真</em>工具,我们可以利用该软件来实现对所设计的VHDL或Verilog程序进行<em>仿真</em>,支持IEEE常见的各种硬件描述语言标准。可以进行两种语言的混合<em>仿真</em>,但推荐大家只对一种语言<em>仿真</em>。ModelSim常见的版本分为ModelSim XE和ModelSim SE两种,ModelSim版本更新很快,目前最新版本为5.8版本,该版本支持VHDL的2002标准以及Verilog的2001标准,此外,在该版本的Linux、HP和SUN工作站等平台支持VHDL、Verilog和SystemC的混合<em>仿真</em>,但在Windows平台上不支持SystemC的<em>仿真</em>。本章将对ModelSim5.7版本进行介绍,目的是希望看完本章,读者可以简单地使用ModelSim进行<em>仿真</em>,有关更深入地教程,还是参考ModelSim附带的文档。在网址http://www.model.com/support/上也可以找到深入的教程,在该页面上注册以后,会在电子邮件中收到发过来的密码,根据邮件地址和密码登陆后,会有一些高级教程和使用要点(Application Notes)下载。
modelsim仿真
用verilog语言写了一个.v文件,代码如下:rn`timescale 1ns/10psrnmodule addroundkey(out,state,key);rn input [63:0]state;rn input [63:0]key;rn output [63:0]out;rn wire [63:0]out;rn assign out=state^key;rnendmodulern然后加了一个测试文件,代码如下:rnrn`timescale 1ns/10psrnmodule test ; rn rn wire [63:0] out ; rn reg [63:0] key ; rn reg [63:0] state ; rn addroundkey rn DUT ( rn .out (out ) ,rn .key (key ) ,rn .state (state ) ); rnrnendmodulern进行<em>仿真</em>却<em>没有</em>信号<em>输出</em>:rn[img=https://img-bbs.csdn.net/upload/201312/20/1387531106_452159.jpg][/img]rn请求帮助!!!
ModelSim仿真
ModelSim<em>仿真</em>的流程,简介,是入门的必要法宝,非常适用于初学者,和希望得到提高的朋友。。
Modelsim仿真
Modelsim软件使用说明以及<em>仿真</em>步骤的详细讲述。
ISE 仿真波形只有clk信号
刚开始学,按照书中步骤一步步来的,敲程序,综合,<em>仿真</em>,出不了结果,<em>仿真</em>界面出现的<em>只有</em>clk信号,而且是一条直线,中间写个Z,这是什么原因啊?无中文路径,综合<em>没有</em>错误,程序如下,希望给帮帮忙啊~~rn[code=C/C++][/code]rnmodule text(clk,din,dout);rninput clk;rninput [7:0] din;rnoutput [7:0] dout;rnreg [7:0] dout;rnalways @(posedge clk)rn beginrn dout<=din+1;rn end rnendmodulern
Modelsim后仿真(时序仿真
EDA工具以ALTERA的Quartus II 9.0为例,使用Verilog DHL,讲解如何使用Quartus II 9.0生成ModelSim 6.2b时序<em>仿真</em>所需的.vo及.sdo文件,以及如何使用该文件在第三方<em>仿真</em>工具ModelSim进行时序<em>仿真</em>。详细内容可以看我的博客:http://blog.csdn.net/jackinzhou/article/details/7865905
proteus仿真 AT89C51输出各种波形
利用proteus<em>仿真</em>的 各种<em>波形</em> 对刚学习单片机的各位同很有用哦 大家积极下载吧
Quatus联合modelsim仿真无法产生波形原因分析
Quatus ii联合<em>modelsim</em><em>仿真</em>无法产生<em>波形</em>或<em>波形</em>一直为Hiz状态原因分析 最近用用<em>modelsim</em><em>仿真</em>Quatus写的testbench,遇到了<em>波形</em>无法产生的问题,一直卡在这里很久都没找到原因,经过一番分析和各种乱试,终于找到原因了。  在设置编译的test bench的时候,一定要把顶层模块设置为xx_vlg_tst(),就是启动test bench template wri
使用Quartus 11调用Modelsim进行波形仿真
使用Quartus 11软件调用外部<em>仿真</em>软件进行<em>波形</em><em>仿真</em>的使用方法。
modelsim修改波形窗口字体
Tool--&amp;gt;Edit Preference找到treefont选择字体即可
波形输出
我这里有一个项目,提取wave声音文件的头,并显示声音数据的模拟<em>波形</em>,但对于<em>波形</em>的<em>输出</em>,我一无所知,哪位大虾出手帮助,在下不胜感激
MODELSIM仿真(xilinx ISE)
MODELSIM<em>仿真</em>(适合xilinx ISE)
modelsim仿真流程
基本流程是:建立工作库→编译源代码→启动<em>仿真</em>→分析、调试。 具体详见文件
Xilinx的Modelsim仿真
Xilinx的Modelsim<em>仿真</em>库
modelsim仿真教程(中文)
很好用的资源,讲的很详细。从下载,安装,配置,使用,,欢迎下载阅读!
modelsim仿真环境的搭建
相对gui图形界面的操作,脚本执行更方便。注意,如果有include语句。那么就增加+incdir+路径。vlog -work work -vopt +incdir+D:/tools/perl/perl-study/verilog/embedded_risc/trunk/Verilog \ D:/to
Modelsim仿真注意
使用Modelsim直接<em>仿真</em>应该注意以下几个问题: (1)分别建立rtl、sim和tb三个文件夹,在rtl中放入顶层.v文件,在sim中放入glbl.v和sim_tb_top.do文件, 其中glbl.v中内容为: `timescale  1 ps / 1 ps module glbl ();     parameter ROC_WIDTH = 100000;     para
SDRAM的MOdelsim仿真
这是使用ModelSim<em>仿真</em>SDRAM时序操作的完整代码,其中还有PLL模块以及FIFO模块的<em>仿真</em>源码。
vivado modelsim仿真
习惯使用Modelsim do文件进行系统级<em>仿真</em>,在Vivado中亦不例外,相比Xilinx ISE/Quartus II<em>仿真</em>环境的建立,Vivado要相对麻烦些
modelsim和IS联合仿真
<em>modelsim</em>和IS联合<em>仿真</em>,详细介绍了<em>modelsim</em>的联合<em>仿真</em>
modelsim仿真问题
<em>modelsim</em><em>仿真</em>常见问题 适合初学者使用 很好的教程
modelsim 分析及仿真
该书籍详细介绍了<em>modelsim</em><em>仿真</em>工具环境的使用,包括命令行,及其详尽
quartus连modelsim仿真
quartus连<em>modelsim</em><em>仿真</em>的常用方法介绍
modelsim仿真错误
1,** Error: E:\Quartus\Project\top_down_led\led\sim\led_flow.v(20): near &quot;EOF&quot;: syntax error, unexpected end of source code 译为“EOF”附近:语法错误,源代码意外结束。加endmodule后OK。 2.Error: Top-level design entity &quot;te...
ModelSim仿真错误
# ** Error: (vsim-3009) [TSCALE] - Module 'muxtwo' does not have a timeunit/timeprecision specification in effect, but other modules do. 解决方法:将.v文件的内容全部包含进来。 `include"../../muxtwo.v"
Modelsim仿真工程建立
1、新建文件夹,准备好代码编写无误的两个文件,检查是否无误可在quartus II或者ISE下编译运行。 2、新建一个工程   3、<em>输入</em>工程的名字,定位到文件的目录,work文件夹配置文件默认ok即可 4、添加文件到你的工程中,需要<em>仿真</em>的文件都需要添加进去 5、选择文件进行全编译   6、观察文件,编译成功文件会打上勾勾。 7、确认无误后只需要选...
Matlab和Modelsim联合仿真
Matlab和Modelsim联合<em>仿真</em>
使用modelsim仿真入门
这是一个关于<em>modelsim</em><em>仿真</em>的快速入门文档,欢迎广大FPGA爱好者下载。
modelsim设置与rocketio仿真
<em>modelsim</em>设置与rocketio<em>仿真</em>
Quartus_II_与ModelSim联合仿真
Quartus_II_与ModelSim联合<em>仿真</em> 很好的教程
vivado与modelsim联合仿真
1,创建<em>modelsim</em>工程,除了将自己的代码拷贝到工程里面外,还需要将vivado生成的fifo ip下用于<em>仿真</em>的源文件:sim/xxx.v(此处为fifo_dl.v)拷贝进<em>modelsim</em>工程里: 编译通过后,选中“Simulate-&amp;gt;Start simulation...”添加预先编译好的vivado库fifo_generator_v13_2_1路径: 最后,开始<em>仿真</em>: ...
modelsim仿真技巧
介绍FPGA设计过程中如何结合MODELSIM软件进行<em>仿真</em> 设计
Modelsim 自动化仿真平台搭建
Modelsim 自动化<em>仿真</em>平台搭建1. 打开Modelsim 软件,建一个工程文件夹,简历Modelsim <em>仿真</em>工程。 2. 在用户窗口界面加入需要<em>仿真</em>的所有代码和库文件。 3. 编译有文件 4. 选择testbench顶层文件启动<em>仿真</em>。 5. 选择所要观察的目标信号,并将其加入到<em>波形</em>观察窗口,如需更改bus显示数据格式还需要进一步设置。例如进制转换,模拟<em>波形</em>切换。 6.设置<em>仿真</em>运行时间,启动<em>仿真</em><em>波形</em>绘制。 7. 如果下一次启动有其他文件更改或删除还需要重复以上步骤的部分或者全部。
Modelsim自动化仿真平台
font-size:12.0pt;font-family:宋体; mso-ascii-font-family:Calibri;mso-ascii-theme-font:minor-latin;mso-fareast-font-family: 宋体;mso-fareast-theme-font:minor-fareast;mso-hansi-font-family:Cali
ModelSim仿真错误集锦!!!
ModelSim<em>仿真</em>过程中经常出现很多错误,我们知道在Quartus中调用RTL Simulation(寄存器传输水平的<em>仿真</em>)会自动自动打开安装ModelSim<em>仿真</em>软件。在不能出现<em>波形</em>文件的时候常常是这些问题: 需要开发者向上定位到错误所在位置,一般出现红色的还需要往上查找错误。。。。 1、Missing instance name in instantiation of 'xxx'.   ...
Modelsim的脚本仿真流程
<em>modelsim</em>的脚本<em>仿真</em>流程关于脚本化<em>仿真</em>当我们学习FPGA开发流程时, 最先接触的<em>仿真</em>流程是使用电路编译工具自带的<em>波形</em><em>仿真</em>器。 这种方法的好处是简单直观, 容易快速上手。 但是对于复杂的电路, 会有更多的<em>仿真</em>需求, 比如能够设定复杂时序格式的激励数据, 或者 需要能够进行数据的自动对比分析,以及把<em>仿真</em>结果数据导出到文件系统使用其他的工具分析。对于上述的复杂情况, 需要使用专门的HDL<em>仿真</em>器,比如
quartus联合modelsim仿真
在quartus调用<em>modelsim</em><em>仿真</em>过程中,出现了一个错误,如下所示:rnrnCheck the NativeLink log file I:/Quartus11.0/Myproject/testi_nativelink_simulation.rpt for detailed error message rn我的<em>modelsim</em>在quartus中的路径设置是对的,但不知道为什么会出现这个错误,请求解答。
modelsim仿真教程
<em>modelsim</em><em>仿真</em>教程。
Modelsim后仿真
ModelSim,synplify,ISE后<em>仿真</em>流程
基于modelsim仿真PPT
基于<em>modelsim</em>的<em>仿真</em>PPT,非常有用的PPT
modelsim仿真库的编译
<em>modelsim</em>是一款目前最常用的<em>仿真</em>工具,但每次<em>仿真</em>都要重新加入<em>仿真</em>库让你烦不胜烦,该文档手把手教你学会<em>仿真</em>库的编译,一劳永逸,再也不用为一次<em>仿真</em>要加入好多库文件而烦恼了。
quartus调用modelsim仿真
quartus调用<em>modelsim</em> se<em>仿真</em>详细说明,个人亲自试验编写而成,对于FPGA开发很有帮助!
modelsim仿真
Modelsim 进行后<em>仿真</em>的 官方手册 !很有价值的!
Modelsim和Simulink协同仿真
1 在Matlab里配置Modelsim 1) >>configure<em>modelsim</em>; 2) File/Set path…,加入Modelsim.exe所在路径。一般是$Modelsim\Win32。 2 在Matlab里检查Matlab server是否运行,方法
vivado与modelsim的联合仿真
vivado与<em>modelsim</em>的联合<em>仿真</em>文档,学习使用<em>modelsim</em>,配置相关设置。
Modelsim仿真流程
Modelsim<em>仿真</em>流程
Modelsim仿真技巧
本文档较为详细地介绍了Modelsim的<em>仿真</em>应用,以及与ISE软件 Quartus软件结合使用的方法,对Modelsim的各个功能和运行方法、命令有较为详细的介绍,以及<em>仿真</em>激励的编写方法,内容丰富,非常实用。
ISE与Modelsim联合仿真
ISE 在调用<em>modelsim</em>之前,需要做一些设置,这里介绍了<em>modelsim</em>编译库的设置方法
ModelSim简单仿真入门
ModelSim的简单<em>仿真</em>入门,真的是很初级,适用于初学者
modelsim 功能仿真 心得
1. 用到的寄存器必须利用复位信号进行初始化,例如用作累加的寄存器必须复位到0,否则寄存器一直是不确定的值; 2.所有的模块都加一个复位信号。复位信号一般低电平有效
Modelsim仿真基本命令介绍
<em>仿真</em>命令vlib work // 建库(在该目录下建立一个work目录,请注意不要用操作系统来新建一个work的文件夹,因为用操作系统建立的work文件夹并<em>没有</em>ModelSim SE自动生成的_info文件) vmap work work // 映射(将目前的逻辑工作库work和实际工作库work映射对应) vlog *.v
ModelSim电子系统分析及仿真
<em>modelsim</em>很好用的书,方便所有初学者以及深入学习的人看。pdf
modelsim仿真FPGA工程
这个是<em>modelsim</em><em>仿真</em>FPGA的资料。quartusII 10以后的版本都<em>没有</em>自带的<em>仿真</em>器,所以用专业的<em>仿真</em>工具<em>modelsim</em><em>仿真</em>。
modelsim仿真点滴
此<em>modelsim</em><em>仿真</em>点滴能较快的让你进行基于FPGA的应用系统设计。<em>modelsim</em><em>仿真</em>也是您在设计一个基于FPGA系统的一个关键环节。
ModelSim的仿真教程
详细讲述了如何使用ModelSim进行设计和<em>仿真</em>,可用于VHDL,verilog语言
modelsim 仿真.ppt
<em>modelsim</em><em>仿真</em>资料,对EDA设计感兴趣的可以看看。适于初学者
modelsim仿真.doc
<em>modelsim</em><em>仿真</em>
modelsim 仿真配置
右键 :add to project add simulation configuration
Modelsim自动仿真
1、http://www.cnblogs.com/LJWJL/archive/2013/01/14/simulation.html 2、http://blog.sina.com.cn/s/blog_7e2e98ad0101gxx7.html
modelsim脚本仿真
fpga<em>仿真</em>中do模板
ModelSim仿真实例教程
ModelSim是Mentor的子公司Medel Technology的一个出色的Verilog HDL/VHDL 混合<em>仿真</em>软件,它属于编译型<em>仿真</em>器(进行<em>仿真</em>前必须对HDL源码进行编译),方针速度快,功能强。        下面简单介绍一下ModelSim<em>仿真</em>实例教程。 1、 启动ModelSim 2、首次运行ModelSim时,在建立project 前,需要先建立一个工作库(l
ModelSim自动化仿真
ModelSim的自动化<em>仿真</em>可以大大节省工作时间,利用脚本语言编写好<em>仿真</em>代码,就可以实现一劳永逸。以DDS(Direct Digital Synthesizer,直接数字式频率合成器)的<em>仿真</em>为例,使用工具为ModelSim SE-64 10.0c,<em>仿真</em>过程简要如下:首先新建一个verilog文件(新建一个文本文件,把后缀改成.v就是verilog文件),用代码编辑器打开,编写dds的verilog代码,dds的原理暂不做介绍。
ip核Modelsim的仿真
用Modelsim对一些常用的ip核进行<em>仿真</em>,如pll,rom,lvds。步骤详细,每一步都有图片说明,注意事项明确,对<em>仿真</em>结果也有分析。
quartus10.0与modelsim仿真方法
自己写的文档,希望对于刚刚上手高版本的quartus的人有所帮助
sdram控制器的modelsim仿真
sdram控制器,包括了<em>modelsim</em><em>仿真</em>
ModelSim仿真教程
本文章详细介绍了怎样用ModelSim<em>仿真</em>Verilog,虽然只是很简单的一个二分频器的例子,但却正式小白入门所需要的。 本教程以ModelSim SE 10.4为例 1. 新建工程 file->new->project,<em>输入</em>工程名 例如half_clk 2. 新建文件 新建二分频器模块文件和testbench文件,分别为half_clk和half_clk_t
黑金modelsim的安装和仿真
该文档为黑金最新教程,详细写了<em>modelsim</em>的安装流程和单独使用方法,如果需要软件可以到私信我或者在我的相关博客下留言,博客链接:https://blog.csdn.net/VCA821/article/details/80503200
modelsim仿真大全
该资源包括很多常用的verilog实例<em>modelsim</em><em>仿真</em>程序,亲测可用,分享给需要的人
modelsim手动仿真方法
详细介绍如何用QuartusII生成的<em>仿真</em>文件与<em>modelsim</em>进行联调,使得在用不用关闭Modelsim界面的前提下,可以重复进行编译调试。
EEPROM 的modelsim 仿真
可以针对不同型号的EEPROM芯片,进行<em>仿真</em>,本人已经验证通过啦,拿出来与大家分享一下,相互帮助吧。
Modelsim与debussy联合仿真
Modelsim与debussy联合<em>仿真</em><em>modelsim</em>是很好的<em>波形</em>查看工具,而debussy查看代码就非常方便。两种工具相结合各取其长处,对fpga代码的编写和<em>仿真</em>就非常方便,极大提好效率。步骤如下:step1: 首先,需要检查<em>modelsim</em>版本,必须是win32,win64的驱动dll在debussy5.4没法识别。这个主要是debussy比较老,verdi前身,所以也需要<em>modelsim</em>比...
modelsim仿真遇到的一些问题
<em>modelsim</em><em>仿真</em>遇到的一些问题最近两年从FPGA转到IC设计之后,开发系统也是一直在linux上,以前FPGA开发使用的windows上的一些工具都比较生疏了。最近重下载了<em>modelsim</em>,写了个工程调试了一下,当中遇到了不少bug,经过朋友帮助以及网上搜索资料,在不断尝试后,总算跑通了。        下面记录的是<em>modelsim</em>的<em>仿真</em>步骤,遇到的一些问题,以及写的一个do文件。models...
FFT核Modelsim仿真
介绍了Quartus II的FFT ip核的设置以及使用,采用Modelsim<em>仿真</em>,完全傻瓜式的教程,一看就会
QuartusII13.1调用modelsim进行仿真modelsim闪退
各位大神,我用QuartusII13.1调用<em>modelsim</em>进行<em>仿真</em>的时候,<em>modelsim</em>闪退, 这是怎么回事呢?设置,testbench啥的都<em>没有</em>问题,不知道大家有<em>没有</em>遇到类似的问题~
ModelSim的前后仿真
ModelSim的前后<em>仿真</em> step by step
modelsim仿真工具使用 教程
<em>modelsim</em><em>仿真</em>工具使用教,让你轻松掌握<em>modelsim</em>方针软件!
使用modelsim进行仿真
ModelSimSE进行功能<em>仿真</em>和时序<em>仿真</em> <em>modelsim</em> 中文.pdf Modelsim上机指导.pdf
自定义view,仿淘宝快递的物流信息的时间轴下载
学了Android有一段时间了,一直没有时间写博客,趁着周末有点空,就把自己做的一些东西写下来. 一方面锻炼一下自己的写文档的能力,另一方面分享代码的同时也希望能与大家交流一下技术,共同学习,共同进步。因为开发过程中遇到一些问题我总会先在网上找一些例子参考一下,苦逼没能找到类似的代码,只能自己试着写写看 相关下载链接:[url=//download.csdn.net/download/u013979330/9036985?utm_source=bbsseo]//download.csdn.net/download/u013979330/9036985?utm_source=bbsseo[/url]
ARM System Developer's Guide下载
ARM嵌入式系统开发:软件设计与优化,英文原版。很好的一本书籍,对入门和提高都有帮助。 相关下载链接:[url=//download.csdn.net/download/eqgyj/2429992?utm_source=bbsseo]//download.csdn.net/download/eqgyj/2429992?utm_source=bbsseo[/url]
轻松录屏 很好用 轻松录屏 很好用下载
轻松录屏 轻松录屏 轻松录屏 轻松录屏 很好用 轻松录屏 很好用 轻松录屏 很好用轻松录屏 很好用 轻松录屏 很好用 相关下载链接:[url=//download.csdn.net/download/sotfd2013/2938172?utm_source=bbsseo]//download.csdn.net/download/sotfd2013/2938172?utm_source=bbsseo[/url]
我们是很有底线的