硬件设计
请教大家，pcie半双工是啥意思 ？
墨衍会员 · AI 创作全网分发 墨衍智能分发 通过墨衍一键同步至各平台 可同步平台 CSDN微信公众号微博知乎掘金百家号博客园抖音小红书 你的文章也可以这样分发 墨衍会员 ¥399起/年，写一次发全网
我也要 关注 + 加入社区pcie架构 总是支持全双工的吧 ？两组差分线 ，一组发送，一组接收，pcie半双工 是怎么个工作情况 ？
...全文
相关推荐
PCIe规范详细解析
- **SATA**：采用半双工模式，在某一时刻，数据只能在一个方向上传输。也就是说，如果数据正在被发送，则不能同时接收数据，反之亦然。
基于Xilinx XDMA 的PCIE通信
基于Xilinx XDMA 的PCIE通信 概述： 想实现基于FPGA的PCIe通信，查阅互联网各种转载…基本都是对PCIe的描述，所以想写一下基于XDMA的PCIe通信的实现（PCIe结构仅做简单的描述（笔记），了解详细结构移至互联网）。实践实践！！！ 说明： 参考文档： PCI Express Base Specification Revision 3.0 PCI Express Base Specification Revision 5.0 pg195-pcie-dma PCI Express体系
网卡全双工、半双工、单工、自动检测.docx
二、半双工（Half Duplex）半双工是指在任意时刻，信息既可由 A 传到 B，又能由 B 传到 A，但任意时刻只能由一个方向上的传输存在。
PCIe与PCI-X.pdf
相反，PCIe的串行传输简化了电路设计，减少了这些问题，降低了制造成本。在通讯机制上，PCI和PCI-X都是半双工的，意味着同一时间只能进行读取或写入操作，而不能同时进行。
高效灵活的Host-FPGA PCIe通信库
通过在各种Xilinx FPGA上实现EPEE，作者展示了在PCIe Gen2 X8模式下，通信库在半双工模式下可以达到26.24Gbps的吞吐量，在全双工模式下可以达到43.02Gbps的吞吐量，这些是在主机
