为什pmos防反接在DS之间加电阻？

Sharkha 2019-03-27 07:52:19
求大神。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。
...全文
479 3 打赏 收藏 转发到动态 举报
写回复
用AI写文章
3 条回复
切换为时间正序
请发表友善的回复…
发表回复
VirtuousLiu 2019-04-03
  • 打赏
  • 举报
 回复
不是，是兼容设计，应该是开关作用，不是防反接。
snake9823210 2019-03-28
  • 打赏
  • 举报
 回复
你确定这个电阻防的了反接吗？
wonderound 2019-03-28
  • 打赏
  • 举报
 回复
电阻和防范街应该没有什么关系
FOC——3.电源防反接电路笔记
文章目录1.防反接对元件的要求2.MOS管的简化等效电路3.防反接电路原理3.1.电源正反接电路分析3.2.注意事项 1.防反接对元件的要求 单向导通特性 这个二极管就能实现。但是二极管有管压降，一般都大于0.7V。而且电流越大，管压降越大，二极管功耗也越大。 低功耗 低功耗主要反应在ESR（等效电阻）要小，MOS管就能满足要求，因为一般MOS管的Rdson（等效导通电阻）都是毫欧级别。 2.MOS管的简化等效电路 ​ 如下图所示为等效的N-MOS管内部构造。 当Vgs大于阈值电压时MOS管
电源防反接电路设计（重要）
在实际应用中，G极一般串联一个电阻，防止MOS管被击穿，也可以加上稳压二极管，并联在分压电阻上的电容，有一个软启动的作用。在电流开始流过的瞬间，电容充电，G极的电压逐步建立起来。对于PMOS，相比NOMS导通需要Vgs大于阈值电压，由于其开启电压可以为0，DS之间的压差不大，比NMOS更具有优势。
几种常用的防反接电路
如下图，上电瞬间，MOS管的寄生二极管导通，系统形成回路，源极S的电位大约为Vbat-0.7V，而栅极G的电位为0，MOS管的开启电压极为：Ugs-0=(Vbat-0.7),栅极表现为低电平，PMOS的DS导通，寄生二极管被短路，系统通过PMOS的ds接入形成回路，若电源接反，PMOS的导通电压大于0，PMOS截止，寄生二极管反接，电路是断开的，从而形成保护。当电池供电时，PMOS导通，下拉电阻的作用是将栅极电位稳定拉低，确保PMOS正常开启，防止栅极高阻抗带来隐患。
开关电源-6中常用的防反接电路
运用了MOS管的开关特性，控制电路的导通和断开来规划防反接保护电路，由于功率MOS管的内阻很小，现在 MOSFET Rds现已可以做到毫欧级，对比现有选用二极管电源防反接方案存在的压降和功耗过大的问题。当没反接时，通过PMOS管的体二极管到达S极，G极低电平PMOS管导通，体二极管被短接，电流都从DS流过，MOS管导通后DS间的内阻很小，产生的压降基本可忽略。当电源接反时，体二极管不通，并且Vgs的电压也不会符合要求，所有NMOS管不通，电路中没有电流回路，断路，负载不工作，也不会烧坏，实现了保护。
MOS管防反接电路
分享一个基于PMOS管的电源防反接电路：   防反接原理： 当5V没反接时，5V通过PMOS管的体二极管（DS间还没导通）到达S极，S极电压为5-0.7=4.3V，此时Ugs=-4.3V，PMOS管导通（DS间导通），体二极管被短接，电流都从DS流过，MOS管导通后DS间的内阻很小，产生的压降基本可忽略，所以5V_OUT基本等于5V。 当5V反接时，G极是高电平，Ugs>0，PM...
硬件设计

6,125

社区成员

11,292

社区内容

发帖
与我相关
我的任务
社区描述
硬件/嵌入开发 硬件设计
社区管理员
  • 硬件设计社区
加入社区
  • 近7日
  • 近30日
  • 至今

加载中

查看更多榜单
社区公告
暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章