FPGA设计block ram中，读数据存在100ps的延时，如何解释

Hyunnnnn 2019-04-01 03:41:12
在Xilinx FPGA的开发中，选用block ram(参考pg058)作为RAM的读写操作。
在读数据的过程中存在100ps的延时，如图



对于延时，在pg058的57页中，有相关时序显示，但是没有对这100ps的延时做具体的解释



各位大神，有没有对这个100ps的延时有了解的吗？求赐教，谢谢！！
...全文
1956 9 打赏 收藏 转发到动态 举报
写回复
用AI写文章
9 条回复
切换为时间正序
请发表友善的回复…
发表回复
中关村彭于晏 2022-03-02
  • 打赏
  • 举报
 回复

生成ip的时候应该写了，如果你没有选输出端的register，那么从地址有效的哪个时钟上升沿到能够读到数据的时延是一个clk，这里“能够读到数据”应该只的是在时钟上升沿读取数据，回到你的仿真波形，你在下个时钟上升沿就可以正确读到这个数据了。100ps的延时具体可能是来自地址输入端口，在BRAM的内部，地址输入端口有一组registers，如果换成DRAM这个延迟应该就没了你可以试试。

Davemissyou 2021-05-21
  • 打赏
  • 举报
 回复
FPGA最底层也是晶体管组成，微电子学专业知识
moquan1100 2020-06-01
  • 打赏
  • 举报
 回复
看一下memory/RAM/DDR/LPDDR 标准spec，里面讲的更细一些。如“The read latency (RL) is defined from the last rising edge of the clock that completes a read command (Ex: the second rising edge of the CAS-2 command) to the rising edge of the clock from which the tDQSCK delay is measured. T”。
Hyunnnnn 2020-05-30
  • 打赏
  • 举报
 回复
引用 6 楼 _陌上花开___了吗 的回复:
您好，这个问题你解决了吗，我在仿真过程中也是遇到这个问题，查找了很多资料也没找到有用的解释，麻烦你能给我解释一下吗


最后翻阅了一些资料，确实没有很明确的答案。
在实际使用中FPGA block memory IP, read latency是1 cycle。
功能是没有影响的。。
哈哈哈哈，不好意思，没能给予你正确的解释。
亦可西 2020-05-28
  • 打赏
  • 举报
 回复
您好，这个问题你解决了吗，我在仿真过程中也是遇到这个问题，查找了很多资料也没找到有用的解释，麻烦你能给我解释一下吗
dceacho 2019-04-02
  • 打赏
  • 举报
 回复
预期延时是多少或者多少延时才是合理的，看看偏差百分比
Hyunnnnn 2019-04-02
  • 打赏
  • 举报
 回复
引用 3 楼 dceacho 的回复:
[quote=引用 2 楼 请叫我小菜鸡先生 的回复:] [quote=引用 1 楼 dceacho 的回复:] 预期延时是多少或者多少延时才是合理的，看看偏差百分比
您好，我用xilinx自带的block ram ip exsample code仿真时也是100ps，我的疑问是设计这个ip输出为什么需要100ps？100ps这个时间是由什么来决定的？ 从datasheet上看到，确实设计里面有一个latch，100ps是由latch导致的。但是不理解为什么需要设计这个latch。[/quote] 物理性质决定的吧，我没做过FPGA，但接触各种晶体管的响应时间都是有极限的，大多数ns级的， 你的100ps估计是考虑到实际物理反应时间[/quote] 你这种说法有一定道理，但是在FPGA应该不是晶体管组成，而且对于时间非常敏感，不可能存在100ps这种物理延迟存在 在IP的datasheet的设计框图中确实存在latch，只是不知道设计这个latch的理由。
dceacho 2019-04-02
  • 打赏
  • 举报
 回复
引用 2 楼 请叫我小菜鸡先生 的回复:
[quote=引用 1 楼 dceacho 的回复:] 预期延时是多少或者多少延时才是合理的，看看偏差百分比
您好，我用xilinx自带的block ram ip exsample code仿真时也是100ps，我的疑问是设计这个ip输出为什么需要100ps？100ps这个时间是由什么来决定的？ 从datasheet上看到，确实设计里面有一个latch，100ps是由latch导致的。但是不理解为什么需要设计这个latch。[/quote] 物理性质决定的吧，我没做过FPGA，但接触各种晶体管的响应时间都是有极限的，大多数ns级的， 你的100ps估计是考虑到实际物理反应时间
Hyunnnnn 2019-04-02
  • 打赏
  • 举报
 回复
引用 1 楼 dceacho 的回复:
预期延时是多少或者多少延时才是合理的，看看偏差百分比
您好，我用xilinx自带的block ram ip exsample code仿真时也是100ps，我的疑问是设计这个ip输出为什么需要100ps？100ps这个时间是由什么来决定的？ 从datasheet上看到，确实设计里面有一个latch，100ps是由latch导致的。但是不理解为什么需要设计这个latch。
FPGA设计高级技巧Xilinx篇
FPGA设计高级技巧Xilinx篇;深圳市华为技术有限公司 研究管理部文档中心. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57 4.14 Block SelectRAM的使用. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57 4.13 Distributed RAM的使用. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56 4.12 高效利用IOB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55 4.11 利用LUT四输入特点指导电路设计. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54 4.10.2 virtex系列. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54 4.10.1 virtex以前的系列. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53 4.10 多路选择器与三态电路. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53 4.9 复制电路减少扇出fanout 提高设计速度. . . . . . . . . . . . . . . . . . . . . . . . . . . . 52 4.8 利用电路的等价性巧妙地分配延时. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52 4.7 组合逻辑和时序逻辑分离. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
EDA/PLD中的约束编辑器三
“Registers to be Placed In IOB”是用来指导工具将指定寄存器MAP或I/O寄存器的约束。　　“Memory hit”部分可以设置Block RAM、Distributed RAM／ROM、Shift register和FFS的初始值，如图1所示。　　“Tempreture”和“Voltage”是用来设定器件工作条件的约束，这样工具不再使用最坏情况来做分析． 　　图1 分组中的Miscellaneous约束的Block RAM参数设置 　　“Feedback”是用来设定DCM或PLL的FPGA外祁反馈延时的约束，双击“Feedback”后弹出设震对话框，如图2
EDA/PLD中的Xilinx FPGA全局时钟和第二全局时钟资源的使用方法
目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构，从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元(IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为最小。为了适应复杂设计的需要，Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加，最新的Virtex II器件最多可
Xilinx FPGA全局时钟和第二全局时钟资源的使用方法
目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构，从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元(IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为。为了适应复杂设计的需要，Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加，的Virtex II器件多可以提供16个全
约束编辑器三
“Registers to be Placed In IOB”是用来指导工具将指定寄存器MAP或I/O寄存器的约束。　　“Memory hit”部分可以设置Block RAM、Distributed RAM／ROM、Shift register和FFS的初始值，如图1所示。　　“Tempreture”和“Voltage”是用来设定器件工作条件的约束，这样工具不再使用坏情况来做分析． 　　图1 分组中的Miscellaneous约束的Block RAM参数设置 　　“Feedback”是用来设定DCM或PLL的FPGA外祁反馈延时的约束，双击“Feedback”后弹出设震对话框，如图2所
单片机/工控

27,372

社区成员

28,771

社区内容

发帖
与我相关
我的任务
社区描述
硬件/嵌入开发 单片机/工控
社区管理员
  • 单片机/工控社区
加入社区
  • 近7日
  • 近30日
  • 至今

加载中

查看更多榜单
社区公告
暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章