求问VHDL数字电子时钟设置时间模块应该怎么码

车浩月 2019-04-02 02:59:52

从外部设置时间，按键输入，渣渣求问

...全文

42 回复打赏收藏转发到动态举报

写回复

回复

切换为时间正序

请发表友善的回复…

发表回复

能够实现小时（24进制）、分钟和秒钟（60进制）的计数功能具有复位功能功能扩展：具有复位、整点报时提示、定时闹钟等功能在软件工具平台上，进行VHDL语言的各模块编程输入、编译实现和仿真验证。

介绍了VHDL语言的特点及优势，表明了EDA技术的先进性，采用自上而下的设计思路，运用分模块的设计方法设计了数字时钟系统，并在QuartusⅡ环境下进行编译和仿真，完成了24 h计时和辅助功能设计，证明了方案的可行性，...

课程主要讲解基于simulink的hdl coder模块组的使用方法，学会使用hdl coder搭建算法模型，校验模型并能自动生成可以下载到FPGA运行的Verilog或VHDL代码，学会testbench文件的自动生成和modelsim模型的验证。...

数字电子时钟我把它分为三个模块来完成设计：分频模块，计时模块和显示模块。每一部分又可以分成若干个子文件。简单的描述一下这三个模块的功能。

EDA技术在电子系统设计领域越来越普及，本设计主要利用VHDL语言在EDA平台上设计一个电子数字钟，它的计时周期为24小时，显示满刻度为23时59分59秒，另外还具有校时功能和闹钟功能。总的程序由几个各具不同功能的单元...

6,125

社区成员

11,292

社区内容

发帖

与我相关

我的任务

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章