求问VHDL数字电子时钟设置时间模块应该怎么码

车浩月 2019-04-02 02:59:52

从外部设置时间，按键输入，渣渣求问

...全文

64 回复打赏收藏转发到动态举报

写回复

回复

切换为时间正序

请发表友善的回复…

发表回复

有完整的代码，也有设计好的完整的程序工程，拿到手后可以直接在Quartus2上运行，还附有设计报告，包含连接图和仿真图！

本课程设计完成了数字电子钟的设计，数字电子钟是一种用数字显示秒、分、时的计时装置，由于数字集成电路技术的发展和采用了先进的石英技术，它使数字钟具有走时准确、性能稳定、携带方便等优点。数字钟已成为人们日常生活中必不可少的必需品，广泛用于个人家庭以及办公室等公共场所，给人们的生活带来极大的方便。在这里我们将已学过的比较零散的数字电路的知识有机的、系统的联系起来用于实际，来培养我们的综合分析和设计电路的能力。

能够实现小时（24进制）、分钟和秒钟（60进制）的计数功能具有复位功能功能扩展：具有复位、整点报时提示、定时闹钟等功能在软件工具平台上，进行VHDL语言的各模块编程输入、编译实现和仿真验证。

程序通过试验是没有错误的，已经做出实物！供大家使用！！！供大家使用！！！供大家使用！！！

用VHDL硬件描述语言，在实验箱上设计多功能数字时钟，可以实现时间设置、闹钟设置、整点响铃的功能，并可以通过VGA接口将时间显示在外接显示屏上

6,166

社区成员

11,288

社区内容

发帖

与我相关

我的任务

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章