社区
下载资源悬赏专区
帖子详情
用VHDL编写的一位BCD码的加减法下载
weixin_39821620
2019-04-27 12:00:14
用VHDL语言编写的关于一位BCD码的加减法的程序
相关下载链接:
//download.csdn.net/download/LXLFYYDH/1985074?utm_source=bbsseo
...全文
52
回复
打赏
收藏
用VHDL编写的一位BCD码的加减法下载
用VHDL语言编写的关于一位BCD码的加减法的程序 相关下载链接://download.csdn.net/download/LXLFYYDH/1985074?utm_source=bbsseo
复制链接
扫一扫
分享
转发到动态
举报
写回复
配置赞助广告
用AI写文章
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
用
VHDL
编写
的
一位
BCD码
的
加减法
用
VHDL
语言
编写
的关于
一位
BCD码
的
加减法
的程序
VHDL
语言基础-组合逻辑电路-加法器
VHDL
语言基础-组合逻辑电路-加法器
汇编实现数码管加一减一
软件:proteus 8/keil5 P3.1实现加一、P3.3实现减一 ORG 0000H AJMP MAIN ... LCALL BCD ;30`33H分别保存数码管1~4显示的数字 LCALL XS ;一个数码管工作时 JMP MAIN1 CSH: MOV R7,#125
Verilog上机实验(二):多功能计数器
设计一个加减计数器,将其与实验一中的Binary-to-BCD译码器、和交替显示控制电路结合 如图: 计数器输入:Clk,Up,Down,Rst,Enable 8bits输出:Cnt7~Cnt0 Rst=1 ,计数器清零 Rst=0,Enable=1 ,则每个时钟上跳沿或下...
基于FPGA的查表式运算器的设计与仿真
随着我国的经济的发展,人们要求计算的方法更好简单和方便,尤其是在计算这个方面,所以对于运算器的设计是非常的重要的,所以为了更好的设计该设计采用了现场可编程逻辑器件FPGA设计,并基于硬件描述语言
VHDL
在...
下载资源悬赏专区
12,780
社区成员
12,309,232
社区内容
发帖
与我相关
我的任务
下载资源悬赏专区
CSDN 下载资源悬赏专区
复制链接
扫一扫
分享
社区描述
CSDN 下载资源悬赏专区
其他
技术论坛(原bbs)
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章