社区
其他硬件开发
帖子详情
VHDL 总线问题
weicheichei
2019-04-29 08:41:01
我用VHDL写了一个器件,有24根总线输dirdata: OUT std_logic_vector(23 downto 0);
然后将输出口的其中两根线连接到原理图中其他器件上面如果
然后就会报错
Error: Node "dirdata0" is missing source
Error: Node "dirdata1" is missing source
这个是什么问题,请指教
...全文
324
3
打赏
收藏
VHDL 总线问题
我用VHDL写了一个器件,有24根总线输dirdata: OUT std_logic_vector(23 downto 0); 然后将输出口的其中两根线连接到原理图中其他器件上面如果 然后就会报错 Error: Node "dirdata0" is missing source Error: Node "dirdata1" is missing source 这个是什么问题,请指教
复制链接
扫一扫
分享
转发到动态
举报
AI
作业
写回复
配置赞助广告
用AI写文章
3 条
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
Ray_G|
2020-06-28
打赏
举报
回复
把dirdata0和dirdata1改成dirdata[0] dirdata[1]试试呢
weicheichei
2019-04-29
打赏
举报
回复
引用 1 楼 同样冒雨 的回复:
24根和两根,关系没搞好
是啊,弄的比较别扭
同样冒雨
2019-04-29
打赏
举报
回复
24根和两根,关系没搞好
cpld.rar_CPLD_ISA
总线
_isa_isa
VHDL
_
vhdl
总线
实现8通道模拟/数字转换和数字/模拟转换的例子,采用ISA
总线
控制逻辑.
zongxian.zip_
vhdl
_
vhdl
数据
总线
_双向
总线
_数据
总线
基于
vhdl
的8位位宽的双向数据
总线
设计
isa.rar_isa_isa
VHDL
_isa bus
vhdl
_
总线
_
总线
vhdl
isa
ISA
总线
标准定义,用于ISA
总线
编程。。。
bus
总线
设计
vhdl
代码
bus xinix环境
vhdl
下代码 链式查询,附加测试用例
amba
总线
VHDL
代码
amba
总线
VHDL
代码
其他硬件开发
2,432
社区成员
4,281
社区内容
发帖
与我相关
我的任务
其他硬件开发
硬件/嵌入开发 其他硬件开发
复制链接
扫一扫
分享
社区描述
硬件/嵌入开发 其他硬件开发
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章