VHDL序列检测器的设计下载

weixin_39821746 2019-05-13 12:30:16
一.实验目的
1. 掌握用VHDL 实现状态机的方法
2. 利用状态机设计一个序列检测器

二.实验内容
使用状态机设计一个5位序列检测器。从一串二进制码中检测出一个已预置的5位二进制码”10110”
[具体要求]
1.画出状态转换图。(每增加一位二进制码相当于增加一个状态,再加上一个初始态,用6个状态可以实现.)
2.写出状态机的源程序,编译。要求当检测到预置序列时,输出一个脉冲的高电平,其余时候输出为低电平。
3.进行仿真,看结果是否正确。
相关下载链接://download.csdn.net/download/woshishuiaabbb/2186909?utm_source=bbsseo
...全文
59 回复 打赏 收藏 转发到动态 举报
AI 作业
写回复
用AI写文章
回复
切换为时间正序
请发表友善的回复…
发表回复

13,656

社区成员

发帖
与我相关
我的任务
社区描述
CSDN 下载资源悬赏专区
其他 技术论坛(原bbs)
社区管理员
  • 下载资源悬赏专区社区
加入社区
  • 近7日
  • 近30日
  • 至今
社区公告
暂无公告

试试用AI创作助手写篇文章吧