VHDL序列检测器的设计下载

weixin_39821746 2019-05-13 12:30:16
一.实验目的
1. 掌握用VHDL 实现状态机的方法
2. 利用状态机设计一个序列检测器

二.实验内容
使用状态机设计一个5位序列检测器。从一串二进制码中检测出一个已预置的5位二进制码”10110”
[具体要求]
1.画出状态转换图。(每增加一位二进制码相当于增加一个状态,再加上一个初始态,用6个状态可以实现.)
2.写出状态机的源程序,编译。要求当检测到预置序列时,输出一个脉冲的高电平,其余时候输出为低电平。
3.进行仿真,看结果是否正确。
相关下载链接://download.csdn.net/download/woshishuiaabbb/2186909?utm_source=bbsseo
...全文
1 点赞 收藏 回复
写回复
回复

还没有回复,快来抢沙发~

发动态
发帖子
下载资源悬赏专区
创建于2007-03-31

77

社区成员

534.7w+

社区内容

CSDN 下载资源悬赏专区
社区公告
暂无公告