如何用Verilog代码编写可综合的具有固定延迟时间的延迟单元

Mitsuya_ 2019-05-17 03:58:11

请问:在数字集成电路设计中，如何用Verilog代码编写可综合的具有固定延迟时间的延迟单元呢？？比如说，我想要输入数据经过延迟链晚4ns输出数据，想要用verilog代码编写可综合的程序应该怎样编写呢？？还是说可以调用FPGA资源实现这种情况呢？（#4ns 这种方式不能综合呀~）

...全文

889 3 打赏收藏转发到动态举报

写回复

用AI写文章

3 条回复

切换为时间正序

请发表友善的回复…

发表回复

bsnow 2019-11-05

打赏
举报

#4ns 只是写仿真激励使用的，工具都不可以综合的。在实际使用的时候只能说产生不小于4ns的延迟的输出。 1. 通过工具约束时许 2. 然后测试实际延迟 3. 通过手工布线调整延迟

bequickhuman 2019-11-04

打赏
举报

以#开头的延时不可综合成硬件电路延时，综合工具会忽略所有延时代码，但不会报错。如：a=#10 b; 这里的#10是用于仿真时的延时，在综合的时候综合工具会忽略它。也就是说，在综合的时候上式等同于a=b;、我了解的是这样子

zgl7903 2019-05-17

打赏
举报

https://wenku.baidu.com/view/6df6888fff00bed5b9f31dc7.html

运用verilog代码编写的能够实现十秒延时的程序，可用于fpga。

FPGA实现和ET1100通信verilog源码。 ethercat从站方案。使用Verilog源码实现FPGA与ET1100通信的方案，这是一个基于EtherCAT协议的从站方案。提取的知识点和领域范围：FPGA、Verilog、ET1100、EtherCAT、从站方案。延申科普： FPGA（Field-Programmable Gate Array，现场可编程门阵列）：FPGA是一种可编程逻辑器件，可以根据用户的需求重新配置其内部的逻辑电路。它具有灵活性和可重构性，可以用于各种应用领域，如数字信号处理、通信、嵌入式系统等。 Verilog：Verilog是一种硬件描述语言（HDL），用于描述数字电路和系统。通过编写Verilog代码，可以实现对FPGA等可编程逻辑器件的配置和控制。 ET1100：ET1100是一款常用的EtherCAT从站芯片，它是用于实现EtherCAT通信协议的关键组件之一。EtherCAT是一种高性能实时以太网通信协议，广泛应用于工业自动化领域。 EtherCAT：EtherCAT是一种实时以太网通信协议，具有高性能和低延迟的特点。它采用

本部分课程中的C语言内容属于朱老师嵌入式Linux核心课程的第四部分【C语言高级专题精讲篇】；Verilog语言基础篇按需扩展，后面如果有补充录制会加到本课程目录中，如果有需要学习Verilog请直接学习本课程的【第3部分：Verilog HDL入门】

Matlab代码verilog RhythmStim-SNEO 这是一个基于平滑非线性（或Teager）能量算子的低延迟尖峰检测器，用于检测by读取的电生理信号。有关技术，实现，算法和性能的详细信息，请参见随附的论文。快速开始如果只想使用修改后的版本，请下载并运行文件夹中的IntanStimRecordController。无需触摸任何东西，它包括您所需要的一切。将您的探头连接到端口D，并在RHS系统上使用可靠的尖峰检测器。如果您想根据自己的需要对设计或应用程序进行深度调整，请跳至“定制安装”部分以获取一些建议。您可以随意使用此项目中的代码并将其改编为另一个记录系统。它包含了什么此尖峰检测器在您的Intan RHS系统的FPGA上运行，并使用系统背面的高速端口在距生物学事件不到一毫秒的时间内传达有关每次检测的详细信息。此外，它为您惯用的Intan GUI提供了一个附加窗口，可提供有关正在记录的尖峰活动的实时反馈。在此窗口中，您可以运行检测器，选择阈值灵敏度以及要监视的通道。但是您可以将检测到的事件通过网络设置为通过UDP协议转发到任何IP。但是，您也可以调整盲

题目二综合与后端设计选取总代码长度不少于1000行的设计，使用DC工具完成综合，使用ICC工具完成后端设计。实验说明： 1、工作环境设置：（1）将/cad/share/work目录拷贝到自己家目录下，命令为：cp -r /cad/share/work ~ （2）work目录下有两个子目录traffic_light和soc2019（可修改为自己的设计模块名称）分别为两个题目的工作目录。其中每个目录下有rtl和scripts两个子目录，完成的rtl代码放置在rtl子目录下。完成的DC和ICC的脚本文件放置在scripts子目录下。 2、提交数据（1）实验数据保存在服务器自己目录下的work子目录，以备检查。（2）实验报告纸质版双面打印。（3）纸质版实验报告交由各班班长统一收齐交至毅字楼609。实验一报告提交时间为2019年6月22日上午。实验二报告提交时间为2019年7月5日上午。未按时交报告者，每隔过2天相应题目的总成绩降10%，报告必须在放假前提交。 3、实验内容（实验一完成1-3，实验二完成3-4）（1）使用Verilog语言完成设计；（2）编写testbench，并使用Synopsys VCS进行仿真验证；（3）使用Synopsys DC进行综合。 1）在~/work/xxx/scripts目录下，编写约束文件xxx.con，题目一的约束（题目二根据设计报告设置约束参数）如下： 1.创建时钟信号，设定频率为2MHz； 2.时钟信号的source latency为25ns； 3.时钟信号的network latency为13ns； 4.时钟信号的setup uncertainty为[学号最后两位]； 5.时钟信号的transition为22ns； 6.除clk之外的输入信号的最大延迟时间为35ns； 7.除clk之外输入信号使用bufbd1进行驱动； 8.所有输出信号的延迟时间为50ns； 9.输出信号连接负载电容2fF； 10.设置版图的利用率为0.8； 11.设置版图的宽长比为1； 12.所有的输入port在左边，输出port在右边； 2）在script目录下，编写运行脚本dc.tcl，将所有要执行的命令写在该脚本中。脚本中包含，将report_constraint -all写到文件rc.rpt，将report_timing写到文件rt.rpt，将report_area写到文件ra.rpt，将综合后结果写入.ddc文件中。 3）运行该脚本，完成综合。综合后电路的电路图截屏保存下来。对report进行分析。（4）使用Synopsys ICC进行版图设计。 1）参考~/work/xxx/scripts/icc.tcl提示，修改完善脚本。 4、实验报告要求（实验一完成1-6，实验二完成4-9）（1）使用Verilog HDL完成设计。（2）编写testbench。（3）VCS完成仿真，对仿真结果进行分析。（4）编写Synopsys DC综合脚本文件dc.tcl以及约束文件xxx.con。（5）使用synopsys DC进行综合，给出综合后的报告，包括rc.rpt，rt.rpt，ra.rpt，并分析结果（题目二需要在xxx.v模块中加入io。）。（6）综合后的电路图。（7）分析ICC版图设计脚本，根据选择的设计对该脚本进行修改完善。（8）floorplan，place，cts，route，finish各步骤版图截图。（9）Route之后的timing和physical分析。

硬件设计

6,125

社区成员

11,292

社区内容

发帖

与我相关

我的任务

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章