VHDL语法问题

后仰扣篮 2019-05-23 10:02:42

我平时都是用的verilog, 这次需要用到FPGA的内部晶振，调用方法就是用VHDL先声明，在实例化，可是我对语法不懂，这个地方到底错在什么地方，

...全文

9 回复打赏收藏转发到动态举报

写回复

回复

切换为时间正序

请发表友善的回复…

发表回复

主要介绍VHDL程序构件，文法规则，数据对象及类型，运算符与表达式，进程与子程序，资源库与程序包等。

不错很不错很不错很不错很不错很不错很 ······

VHDL基本语法，供大家参考。 VHDL基本语法，供大家参考。

高级VHDL语法，语言设计重点，流水线处理，同步设计，常用语法

VHDL 基础语法篇 —— VHDL VHDL硬件描述语言 1.1 VHDL概述 1.1.1 VHDL的特点 VHDL语言作为一种标准的硬件描述语言，具有结构严谨、描述能力强的特点，由于 VHDL语言来源于C、Fortran等计算机高级语言，在VHDL语言中保留了部分高级语言的原语句，如if语句、子程序和函数等，便于阅读和应用。具体特点如下： 1. 支持从系统级到门级电路的描述，既支持自底向上（bottom-up）的设计也支持从顶向下（top-down）的设计，同时也支持结构、行为和数据流三种形式的混合描述。 2. VHDL的设计单元的基本组成部分是实体（entity）和结构体（architecture），实体包含设计系统单元的输入和输出端口信息，结构体描述设计单元的组成和行为，便于各模块之间数据传送。利用单元（componet）、块（block）、过程（procure）和函数（function）等语句，用结构化层次化的描述方法，使复杂电路的设计更加简便。采用包的概念，便于标准设计文档资料的保存和广泛使用。

6,125

社区成员

11,292

社区内容

发帖

与我相关

我的任务

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章