社区
下载资源悬赏专区
帖子详情
VerilogHDL在FPGA中实现的数字时钟下载
weixin_39820835
2019-05-24 01:00:20
本实验实现一个能显示小时,分钟,秒的数字时钟。
相关下载链接:
//download.csdn.net/download/zhideer/2326186?utm_source=bbsseo
...全文
69
回复
打赏
收藏
VerilogHDL在FPGA中实现的数字时钟下载
本实验实现一个能显示小时,分钟,秒的数字时钟。 相关下载链接://download.csdn.net/download/zhideer/2326186?utm_source=bbsseo
复制链接
扫一扫
分享
转发到动态
举报
写回复
配置赞助广告
用AI写文章
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
Verilog
HDL
在
FPGA
中
实现
的
数字
时钟
本实验
实现
一个能显示小时,分钟,秒的
数字
时钟
。
数字
时钟
的
Verilog
HDL
实现
利用
Verilog
HDL
语言,
实现
的
数字
时钟
,结果简单,非常通俗易懂,容易通读,非常适合初学者
下载
基于
FPGA
的
Verilog
HDL
语言
数字
钟
基于
FPGA
的
Verilog
HDL
语言
数字
钟基于
FPGA
的
Verilog
HDL
语言
数字
钟基于
FPGA
的
Verilog
HDL
语言
数字
钟基于
FPGA
的
Verilog
HDL
语言
数字
钟
基于
verilog
hdl
设计的
数字
时钟
.doc
基于
verilog
hdl
设计的
数字
时钟
.doc
开源项目——多功能
数字
时钟
verilog
hdl
本实例用
verilog
hdl
编写,能
实现
日前的显示,
时钟
的显示,跑表,功能强大,通过
FPGA
开发板测试并能正常工作。 文件包括全部工程文件。
下载资源悬赏专区
13,655
社区成员
12,579,202
社区内容
发帖
与我相关
我的任务
下载资源悬赏专区
CSDN 下载资源悬赏专区
复制链接
扫一扫
分享
社区描述
CSDN 下载资源悬赏专区
其他
技术论坛(原bbs)
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章