VerilogHDL在FPGA中实现的数字时钟下载

weixin_39820835 2019-05-24 01:00:20
本实验实现一个能显示小时，分钟，秒的数字时钟。
相关下载链接：//download.csdn.net/download/zhideer/2326186?utm_source=bbsseo
...全文
96 回复 打赏 收藏 举报
写回复
用AI写文章
回复
切换为时间正序
请发表友善的回复…
发表回复
基于VerilogHDL硬件语言实现UART接收和UART发送（FPGA、QuartusⅡ）
FPGA/基于VerilogHDL硬件语言实现UART通信协议。
【亲测免费】 VerilogHDL FPGA 多功能电子时钟
VerilogHDL FPGA 多功能电子时钟 【下载地址】VerilogHDLFPGA多功能电子时钟 本项目是一个基于Verilog HDL语言和FPGA的多功能电子时钟设计。该设计在FPGA开发环境下，使用Quartus II软件作为系统设计平台，采用自上而下的编程方案，基于Altera公司Cyclone V系列5C...
基于FPGA的出租车计费器的设计
1概述 EDA(Electronic Design Automation)即电子设计自动化，是电子设计技术的核心，它的系统级高层次电子设计方法，对整个系统进行方案设计和功能划分，无须通过门级原理图描述电路，而是针对设计目标进行功能描述。 FPGA 是现场可编程门阵列的简称。它结合了微电子技术、电路技术和EDA技术，使设计者可以集中精力进行所需逻辑功能的设计，缩短设计周期，提高设计质量。FP...
全面解析FPGA的基础知识
FPGA（Field- Programmable Gate Array），即现场可编程门阵列，它是在 PAL、GAL、CPLD等可编程器件的基础上进一步发展出来的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA 普遍用于实现数字电路模块，用户可对 FPGA 内部的逻辑模块和 I/O模块重新配置，以实现用户的需求。它还具有静态可重复编程和动态在系统重构的特性，使得硬件的功能可以像软件一样通过编程来修改。...
FPGA 数字钟
一、实验目的： 1、利用QuartusⅡ软件编写Verilog HDL代码实现数字钟的基本功能，并进行波形仿真与电路分析。 2、利用已经实现基本功能的Verilog HDL代码下载到DE0开发板中进行功能验证。二、实验要求： 1、要求设置的数字钟能够正常计数且具有调时、调分的基本功能。 2、数字钟为24小时制，只显示小时和分钟，不显示秒钟。 3、数字钟上共有3个按钮，分别为Button0、Butt...
下载资源悬赏专区

13,652

社区成员

12,568,444

社区内容

发帖
与我相关
我的任务
社区描述
CSDN 下载资源悬赏专区
其他 技术论坛（原bbs）
社区管理员
  • 下载资源悬赏专区社区
加入社区
  • 近7日
  • 近30日
  • 至今

加载中

查看更多榜单
社区公告
暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章