VerilogHDL在FPGA中实现的数字时钟下载

weixin_39820835 2019-05-24 01:00:20
本实验实现一个能显示小时，分钟，秒的数字时钟。
相关下载链接：//download.csdn.net/download/zhideer/2326186?utm_source=bbsseo
...全文
89 回复 打赏 收藏 转发到动态 举报
写回复
用AI写文章
回复
切换为时间正序
请发表友善的回复…
发表回复
基于VerilogHDL硬件语言实现UART接收和UART发送（FPGA、QuartusⅡ）
本文介绍了用VerilogHDL硬件语言实现UART接收和发送的方法。先对UART、FPGA、VerilogHDL和Quartus进行简介，接着阐述设计理念与技巧，然后分别给出UART接收和发送的模块参数、状态机设计、关键逻辑及代码，最后进行测试，结果达到预期，适合初学者参考。
【亲测免费】 VerilogHDL FPGA 多功能电子时钟
本项目基于Verilog HDL语言和FPGA设计多功能电子时钟，在FPGA开发环境下，用Quartus II软件，基于Altera Cyclone V系列芯片，在DE1 - SOC开发板实现。具备基本时钟、整点报时、时间校准、闹钟、秒表等功能，还给出使用说明和注意事项。
基于FPGA的出租车计费器的设计
本文介绍了一种基于FPGA的出租车计费器系统设计，利用VerilogHDL语言实现计程与计费功能，系统包含时钟、控制、计程、音乐、LCD显示和计费等模块，详细阐述了各模块的工作原理和程序设计。
全面解析FPGA的基础知识
本文介绍了FPGA的基本概念、整体结构及其开发流程。FPGA是一种可编程逻辑器件，广泛应用于数字电路模块的实现。文章详细阐述了FPGA的组成部分，如可配置逻辑块CLB、输入输出块IOB等，并概述了FPGA的设计流程，包括功能定义、设计输入、逻辑综合等多个环节。
FPGA 数字钟
本文介绍使用QuartusⅡ软件和VerilogHDL语言设计数字钟的过程，包括功能验证和DE0开发板的实际应用。数字钟具有24小时制显示，支持分钟和小时的调整，利用3个按钮和异步清零开关实现控制。
下载资源悬赏专区

13,654

社区成员

12,571,234

社区内容

发帖
与我相关
我的任务
社区描述
CSDN 下载资源悬赏专区
其他 技术论坛（原bbs）
社区管理员
  • 下载资源悬赏专区社区
加入社区
  • 近7日
  • 近30日
  • 至今

加载中

查看更多榜单
社区公告
暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章