请用verilog实现74LS191并写出仿真代码

qq_41055032 2019-05-29 08:14:12

实验课的题目，学渣完全不懂.......

...全文

265 2 打赏收藏转发到动态举报

写回复

2 条回复

切换为时间正序

请发表友善的回复…

发表回复

fly 100% 2019-06-03

打赏
举报

回复

先画出来逻辑输入逻辑输出再实现吧

摆渡沧桑 2019-05-30

打赏
举报

回复

这个主要看74LS191的逻辑功能实现，就能用verilog描述了，首先得懂这个电路能干啥

鉴于接地和电源引脚还是没有什么大用处，笔者将使用Verilog HDL语言在Vivado上面对其余14根引脚的功能进行实现。引脚 74ls148的逻辑符号共1+1+1+8+3=14根引脚，分别为使能输入端，使能输出端，组信号输出端，十进制...

下面笔者将利用Verilog HDL在Vavido环境下对其功能进行实现。引脚 74ls283共14根引脚，其中1根为从低位进位数据输入端，4根为加数A数据输入端，4根为加数B数据输入端，4根为四位结果输出端，1根为向高位进位数据...

数字逻辑设计课程的一个小实验，通过调用自己设计74LS161模块设计时钟（显示时分）。——语言为Verilog。（软件为ISE）这里，笔者作为记录学习的过程，写下了如何设计24进制与60进制的心得体会。

写在前面的小知识：译码器将代码重新翻译为高/低电平信号。74HC138是3线-8线译码器，用于将3位二进制码翻译成8个高/低电平信号，译码器也可以采用行为描述、数据流描述和结构描述等多种方式进行描述。显示译码器CD...

基于verilog hdl的3-8译码器的设计与仿真——vivado2020.1中实现（纯小白向，学会3-8译码器的设计与仿真以及vivado的基本使用）本文旨在为学习verilog hdl的小白提供入门初试题目，及对vivado使用能有基本了解。 ...

6,124

社区成员

11,292

社区内容

发帖

与我相关

我的任务

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章