有图有真相 源程序 VERILOG 写的
相关下载链接：//download.csdn.net/download/andray/2396356?utm_source=bbsseo
-
等级
本版专家分：0结帖率 90.78% -
展开阅读全文
- 基于FPGA的等精度频率计，频率测量范围0~25M正弦波（方波），相位测量范围0~100k
实物图及其测试效果，由于测试时没拍太多照片。高频部分的没有，只贴上低频的。 由于这里用到的多是集成的芯片和模块，所以画的比较简单。...正弦波要经过整形放大模块后才能进入FPGA。 进来的两路信号中，一路直接...
- 基于FPGA的简易频率计设计
基于FPGA的简易频率计设计 假期著 先祝大家新春快乐,新的一年心想事成,万事如意,横财就手. 文章目录基于FPGA的简易频率计设计测频原理直接测量法周期测量法综合测量法测频过程整形电路FPGA整体框架1s定时器测频模块...
- 基于FPGA的等精度数字频率计
基于FPGA的等精度数字频率计，含代码的完整设计
- 基于FPGA的高精度频率计设计
基于FPGA的高精度频率计设计的毕业论文，其中包括了完整的格式要求和设计说明书，还有参考文献，请注意修改。
- 【工程源码】基于FPGA的等精度频率计Cymometer
如题。等精度测频方案，理论上可以测量的频率值无上限
- 基于FPGA的高精度数字频率计的设计
基于FPGA的高精度数字频率计的设计,非常适合毕设，论文。有用。
- 毕业设计基于FPGA等精度频率计（8051 IP核）
毕业设计基于FPGA等精度频率计（8051 IP核），包括VHDL代码和C语言代码，LCD1602显示频率、相位、脉宽，完全开源。
- 基于单片机与FPGA的等精度频率计设计
基于单片机与FPGA的等精度频率计设计 很不错的文章
- 基于FPGA的等精度频率计
等精度频率测量主要的方法是:先预置一个闸门信号,将该闸门信号作为D触发器的输入端,将被测信号作为D触发器的时钟,当闸门信号有效的时候(即从0到1的时候)，在被测信号的上升沿来临的时候,闸门信号被送到D触发器的Q...
- 基于FPGA的等精度频率计设计调试（带源码）
今天偶然看到一个有关等精度频率计设计的东西。感觉用处挺大，遂做以研究。 其原理为：如图所示： 在固定门控时间gate内，通过计数被测时钟的时钟个数cnt1，与基准时钟的时钟个数cnt2， 有 cnt1/(clk_c0) =time_...
- 基于FPGA的数字频率计（设计全过程）
前几天看历年全国大学生电子设计竞赛历年试题，无意间发现了一道题目《简易数字频率计》，跟之前我用verilog写的一个频率计差不多，于是想尝试做一下，题目具体要求如下图中所示，我所用的开发板为 xilinx spartan...
- 基于FPGA的数字频率计（ISE工程）
根据全国大学生电子设计竞赛题目《简易数字频率计》的要求设计，测量范围0-1Mhz ，测量精度满足题目中要求， 所用开发板为 xilinx spartan 3ES。具体设计过程可以参考博客 。http://blog.csdn.net/li200503028
- FPGA实现数字频率计
小梅哥AC620开发板实现数字频率计功能 测量频率并显示在8位数码管上 可测试信号为1-50Mhz 仿真代码+源码
- 关于等精度频率计的代码FPGA部分实现原理
原创文档，实现过程有本人呕心沥血话了数天完成，对于初学者学习有巨大的帮助。
- FPGA实战--等精度频率测量
本次试验中采用的是等精度测频率，等精度测频的原理是产生一个1s的高电平，在高电平中对被测方波进行计数，所测得数字即该波形频率。具体等精度测量原理请参考：http://www.elecfans.com/d/591858.html 注意点...
- 等精度频率计（基于quartus ii 平台，用VHDL和基本的模块产生）
是本人的一门实验课程课题，通过要求，精心写的一份报告，内附vhdl代码，和模块分析
- 基于FPGA的简易频率计（Verilog HDL）
单元电路设计3.1 FPGA部分模块电路代码3.1.1分频电路3.1.2主控电路3.1.3计数电路3.1.4译码显示电路3.1.5超量程指示电路3.2外部电路设计3.3顶层电路设计图4.调试5.资料1.DE0板外部引脚2.引脚锁定所需资料 1.设计要求 ...
- ZYNQ+Vivado2015.2系列（九）基于AXI总线的等精度频率计（测量数字信号频率）
上一节我们体验了一把PS和PL是怎样联合开发的，这种ARM和FPGA联合设计是ZYNQ的精华所在。这一节我们实现一个稍微复杂一点的功能——测量未知信号的频率，PS和PL通过AXI总线交互数据，实现我们希望的功能。 如何测量...
- 基于FPGA实现等精度测频
摘要：根据等精度测量的原理，利用FPGA和Verilog HDL编程设计了一种数字频率计. FPGA程 序由分频模块、计数器模块、除法器模块、显示模块组成. 经过仿真下载验证，能够实现等精度测频 功能，频率测量范围为1Hz~1MHz....
- 基于FPAG高精度频率与电压测量系统
基于FPAG高精度频率与电压测量系统 1.系统功能与组成 本次设计的是一个测量频率与电压的系统。其中方波频率范围 在5k-50k内可以精确到小数点后两位测量原理为计算待测频率的周期。电压采用12位双路AD，采样频率为50...
- 频率计高频小信号放大整形电路
高频小信号的放大整形电路，用于基于FPGA等精度测频
- 基于FPGA的多功能仪器设计(学长的大赛一等奖作品）
介绍了一种基于FPGA的多功能电子仪器设计，主要实现的功能包括高精度频率计，直接数字频率合成计（DDS）和逻辑分析仪。系统采用ALTERA公司CycloneⅡ系列的EP2C5Q208C8,在ALTERA公司的开发工具QuartusII 9.0环境下，...
- 【基于Verilog的数字频率计设计】原创.上电测试OK
/****************************************************************************************** Author: 荷包蛋 E-mail： shuangfeiyanworld@... Device: EP2C8Q208C8 Tool: Quartus 8.1 Function:数字频率计
- 基于FPAG的简易数字频率计设计
1、 设计四位十进制的简易数字频率计，能够利用系统时钟产生1KHZ-9999KHZ方波信号，并且设计模块对1KHZ-9999KHZ的方波信号进行频率测量； 2、测量的方波频率值要在4位数码管上进行显示 3、此频率计要设有一个整体...
- 数字频率计结题报告.doc
本项目以现场可编程逻辑门阵列FPGA为核心，基于等精度测量频率的原理，利用Verilog硬件描述语言设计实现了频率计内部功能模块。采用STC89C52单片机与FPGA通信，将得到的数据运算处理,利用液晶显示器LCD1602对测量的...
- 源码系列：基于FPGA的任意波形发生器设计（附源工程）
今天给大侠带来基于FPGA的任意波形发生器设计，附源码，获取源码，请在“FPGA技术江湖”公众号内回复“ DDS设计源码”，可获取源码文件。话不多说，上货。 设计背景 DDS（Direct Digital Synthesizer）直接...
- 测量频率及占空比的频率计设计
被测信号的频率范围为1～20kHz，用4位数码管显示数据。 b．测量结果直接用十进制数值显示。 c．被测信号可以是正弦波、三角波、方波，幅值1～3V不等。 d．具有超量程警告（可以用LED灯显示，也可以用蜂鸣器报警）。 ...
- 基于FPGA的高速高精度频率测量的研究
摘要：以FPGA为核心的高速高精度的频率测量，不同于常用测频法和测周期法。本文介绍的测频方法，不仅消除了直接测频方法中对测量频率需要采用分段测试的局际，而且在整个测试频段内能够保持高精度不变。又由于采用...
- 基于FPGA实现Camera Link接口
主要采用CCD或CMOS等光电转换器件把光学影像转化为数字信号，然后利用相应的接口将数据输入到处理器中进行图像的数字分析和处理。Camera Link是一种工业应用的高速数据连接协议，可为CCD或CMOS等数字式相机与图像...
- fpga测频原理和verilog代码
总的来说，fpga测量频率有两种算法，就是常说的测频和测周。专门翻了一下《电子测量》课本找定义，测频是在一段闸门时间内对输入信号周期进行计数，而测周则相反，是在输入信号的时段内，对标准信号周期进行计数。...