关于矩阵乘法在FPGA的实现

一只爱飞翔的胖子 2019-06-03 10:12:54

如题，楼主小白，想烧个矩阵乘法进FPGA，不知道怎么选板儿，看了好久也不明白。如下图，这个CLB Slices是怎么算出来的啊

...全文

687 3 打赏收藏转发到动态举报

写回复

3 条回复

切换为时间正序

请发表友善的回复…

发表回复

fly 100% 2019-06-06

打赏
举报

回复

每个乘法器需要的门数，这样选器件

fcwrls 2019-06-04

打赏
举报

回复

你得了解下FPGA各个资源的作用和FPGA实现矩阵的原理，可以啊百度一些资料。

一只爱飞翔的胖子 2019-06-03

打赏
举报

回复

还是只有ISE能跑出来？

该代码是基于FPGA的矩阵乘法器的代码，可以实现32x32大小有符号矩阵相乘，开发环境是ISE，用modelsim进行仿真

用verilog语言来描述矩阵乘法运算的代码,里面含有具体的矩阵运算如何用代码实现的例子

本课程从fpga视频图像处理的相关前景出发，首先搭建图像处理仿真平台，帮助大家在学习fpga加速视频图像处理上快速验证和仿真图像处理算法。通过由浅入深的方式，一步步教授大家fpga图像处理的验证以及到下板实现过程。

基于FPGA的矩阵乘法在DNN前向传播过程中的资源评估，张天作，刘明，矩阵乘法作为矩阵计算的一种基本方式，近年来已被用于深度学习领域。本文探究了全连接深度神经网络(DNN)的硬件实现中网络结构和硬�

FPGA上的可扩展矩阵矩阵乘法 该存储库包括用于Xilinx FPGA的矩阵矩阵乘法（A * B = C）的纯Vivado HLS实现，使用Xilinx Vitis / SDx / SDAccel实例化内存和PCIe控制器并与主机接口。在上进行的实验实现了一半，单精度和双精度的462 GFLOP / s，301 GFLOP / s和132 GFLOP / s，其中跨越三个SLR的路由是主要瓶颈，阻止了进一步扩展。该代码不是特定于设备的，可以为Xilinx OpenCL运行时支持的任何Xilinx FPGA进行配置。内核也已验证可在TUL KU115和Alveo U250板上执行，结果相似。该实现使用脉动阵列方法，其中线性连接的处理元素计算对输出矩阵图块的外部乘积的不同贡献。在 [1]中介绍了用于实现该内核的方法。有关我们应用的优化技术的一般说明，请参阅有关的文章[2]。

硬件相关讨论专区

5,315

社区成员

1,065

社区内容

发帖

与我相关

我的任务

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

数字IC精品文章收录（CSDN近500篇）
【数字IC精品文章收录】近500篇文章|学习路线|基础知识|接口|总线|脚本语言|芯片求职|安全|EDA|工具|低功耗设计|Verilog|低功耗|STA|设计|验证|FPGA|架构|AMBA|书籍|

试试用AI创作助手写篇文章吧

+ 用AI写文章