社区
下载资源悬赏专区
帖子详情
16位CPUVHDL设计论文(含程序清单及原理)下载
weixin_39821260
2019-06-04 04:00:14
16位CPU设计论文(含程序清单及原理) 基于VHDL状态机
相关下载链接:
//download.csdn.net/download/chenga502/2458491?utm_source=bbsseo
...全文
19
回复
打赏
收藏
16位CPUVHDL设计论文(含程序清单及原理)下载
16位CPU设计论文(含程序清单及原理) 基于VHDL状态机 相关下载链接://download.csdn.net/download/chenga502/2458491?utm_source=bbsseo
复制链接
扫一扫
分享
转发到动态
举报
写回复
配置赞助广告
用AI写文章
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
16
位
CPU
VHDL
设计
论文
(
含
程序清单
及
原理
)
16
位
CPU
设计
论文
(
含
程序清单
及
原理
) 基于
VHDL
状态机
8
位
cpu
VHDL
代码
给各高校计算机或者电子类专业的做课程
设计
的同学做参考.
RISC_
CPU
VHDL
实现
用
VHDL
实现了8
位
的RISC
CPU
设计
,代码非常完整。适合初学者
VHDL
_
CPU
_源码.doc
基于
VHDL
的
CPU
设计
实现源码,一个简单的
CPU
设计
与实现,
CPU
具有能完成一些简单的指令功能,如汇编语言中的MOV,ADD,SUB,OUT和HLT指令功能。
VHDL
实现单周期
CPU
设计
VHDL
实现单周期
CPU
设计
在quartus下实现,顶层是
原理
图模式,语言使用
VHDL
,实现单周期
CPU
的功能,包括ALU,RAM,ROM,MUX,regfile等模块,下面有工程截图及仿真截图。 仿真截图:ALU模块代码: library ieee; use ieee.std_logic_1
16
4.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity ALU_lrt is port(a,b:in std_l
下载资源悬赏专区
13,655
社区成员
12,606,284
社区内容
发帖
与我相关
我的任务
下载资源悬赏专区
CSDN 下载资源悬赏专区
复制链接
扫一扫
分享
社区描述
CSDN 下载资源悬赏专区
其他
技术论坛(原bbs)
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章