社区
CPU和硬件区
帖子详情
vivado中进行FPGA验证时的Timing一直显示警告，需要设置吗
wangjuxiang1996
2019-06-04 09:57:36
现在验证已经通过综合和编译，但是Timing一栏中总显示no input delay和no output delay，我需要去设置这些延迟吗，不设置的话对验证有影响吗？如下图
...全文
280
回复
打赏
收藏
vivado中进行FPGA验证时的Timing一直显示警告，需要设置吗
现在验证已经通过综合和编译，但是Timing一栏中总显示no input delay和no output delay，我需要去设置这些延迟吗，不设置的话对验证有影响吗？如下图
复制链接
扫一扫
分享
转发到动态
举报
写回复
配置赞助广告
用AI写文章
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
适用于
Vivado
软件的仿真设计相关标题
在
Vivado
中
进行
仿真设计
时
，还
需要
注意资源管理。特别是大型设计可能会消耗大量的计算资源和内存空间，因此在
进行
仿真
时
应合理分配系统资源。此外，当仿真设计
需要
支持多核处理器
时
，
Vivado
能够利用这些资源来加速...
vivado
验证
I/O和
时
钟规划
vivado
验证
I/O和
时
钟规划
Xilinx
FPGA
设计权威指南：
Vivado
2014集成开发环境全面解析
简介：《Xilinx
FPGA
权威设计指南——
Vivado
2014集成开发环境》是一本专注于Xilinx公司
Vivado
2014版本的
FPGA
设计技术的专业书籍。本书深入探讨了
FPGA
的基础知识、
Vivado
集成开发环境的用户界面和设计流程、HDL...
Xilinx
Vivado
官方教程实战指南：从入门到精通
FPGA
开发
Vivado
是Xilinx推出的面向
FPGA
和SoC设计的集成开发环境，支持从系统级建模到硬件编程的完整开发流程。其核心优势在于深度集成的设计工具链，涵盖项目管理、RTL编辑、仿真、综合、实现及调试等功能。
Vivado
采用基于...
FPGA
设计入门必看：
Vivado
2025综合与实现流程解析
深入解析
Vivado
2025在
FPGA
设计
中
的综合与实现流程，帮助初学者掌握关键步骤与优化技巧，提升开发效率。内容涵盖项目创建、约束
设置
到生成比特流的完整过程，是入门
vivado
2025不可或缺的指南。
CPU和硬件区
1,024
社区成员
561
社区内容
发帖
与我相关
我的任务
CPU和硬件区
Linux /Unix kernel支持不同的硬件体系，X86, ARM, MIPS, 等等
复制链接
扫一扫
分享
社区描述
Linux /Unix kernel支持不同的硬件体系，X86, ARM, MIPS, 等等
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章
发帖
与我相关
我的任务
分享
