vivado中进行FPGA验证时的Timing一直显示警告,需要设置吗

wangjuxiang1996 2019-06-04 09:57:36
现在验证已经通过综合和编译,但是Timing一栏中总显示no input delay和no output delay,我需要去设置这些延迟吗,不设置的话对验证有影响吗?如下图
...全文
259 回复 打赏 收藏 转发到动态 举报
AI 作业
写回复
用AI写文章
回复
切换为时间正序
请发表友善的回复…
发表回复

1,024

社区成员

发帖
与我相关
我的任务
社区描述
Linux /Unix kernel支持不同的硬件体系,X86, ARM, MIPS, 等等
社区管理员
  • CPU和硬件区社区
加入社区
  • 近7日
  • 近30日
  • 至今
社区公告
暂无公告

试试用AI创作助手写篇文章吧