vivado中进行FPGA验证时的Timing一直显示警告，需要设置吗

wangjuxiang1996 2019-06-04 09:57:36
现在验证已经通过综合和编译，但是Timing一栏中总显示no input delay和no output delay，我需要去设置这些延迟吗，不设置的话对验证有影响吗？如下图
...全文
259 回复 打赏 收藏 转发到动态 举报
AI 作业
写回复
用AI写文章
回复
切换为时间正序
请发表友善的回复…
发表回复
Xilinx FPGA设计权威指南：Vivado 2014集成开发环境全面解析
本文还有配套的精品资源，点击获取 简介：《Xilinx FPGA权威设计指南——Vivado 2014集成开发环境》是一本专注于Xilinx公司Vivado 2014版本的FPGA设计技术的专业书籍。本书深入探讨了FPGA的基础知识、Vivado集成开发环境的用户界面和设计流程、HDL语言的应用，以及高级设计工具的使用。书中还涵盖了IP核配置、系统级设计、调试技巧、性能优化...
vivado 验证I/O和时钟规划
vivado 验证I/O和时钟规划
在Vivado Design Suite中使用Placement优化
Vivado Design Suite 的放置器将网表中的单元放置在目标 Xilinx 设备上的特定位置。与其他 implementation命令一样，Vivado 放置器从内存中的设计开始工作，并对其进行更新。
Vivado 使用步骤
Vivado 是一个强大的 FPGA 开发工具，提供了从设计、综合、实现到验证的完整工作流。通过本教程的步骤，您可以顺利完成一个基本的 FPGA 项目。根据项目的复杂度，您还可以进行时序优化、资源优化等高级操作，以提高设计性能和效率。希望这个详细的 Vivado 使用步骤能帮助您顺利入门 FPGA 开发！
FPGA_Vivado开发流程（PL端）3-8译码器为例
2.1启动 Vivado 集成开发环境，并进入到 Vivado 启动界面，如下图所示。在 Vivado 的启动界面中分为 Quick Start、Tasks、Learning Center 三组快速入口。其 中：1） Quick Start 组包含有Create Project（创建工程）、Open Project（打开工程）、Open Example Project（打开实例工程）。
CPU和硬件区

1,024

社区成员

561

社区内容

发帖
与我相关
我的任务
社区描述
Linux /Unix kernel支持不同的硬件体系，X86, ARM, MIPS, 等等
社区管理员
  • CPU和硬件区社区
加入社区
  • 近7日
  • 近30日
  • 至今

加载中

查看更多榜单
社区公告
暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章