Verilog计数器不按照always的要求计数怎么办

白衣仗剑饮清酒 2019-06-05 10:25:32

我想让计数器在上面的波形每个上升沿到来的时候计数，结果他不按照这个要求自己就开始计数了是怎么回事

...全文

218 4 打赏收藏转发到动态举报

写回复

4 条回复

切换为时间正序

请发表友善的回复…

发表回复

fly 100% 2019-06-06

打赏
举报

回复

时序图标一下信号名啊，time1 的信号 rst_n

白衣仗剑饮清酒 2019-06-05

打赏
举报

回复

always @(posedge ro6 or negedge rst_n) begin if(!rst_n) cnt6 <= 32'b0; else if(time1 == 6'b0) cnt6 <= 32'b0; else cnt6 <= cnt6 + 1; end

白衣仗剑饮清酒 2019-06-05

打赏
举报

回复

白衣仗剑饮清酒 2019-06-05

打赏
举报

回复

模为60的BCD码加法计数器FPGA设计Verilog逻辑源码Quartus工程文件， Quartus软件版本11.0, FPGA型号为CYCLONE4E系列中的EP4CE6E22C8,可以做为你的学习设计参考。 module cnt_60(clk,reset,cin,load,data,cout,qout)...

异步四位二进制计数器FPGA设计verilog源码quartus工程文件 module cnt_yb(clk,rst,q); input clk; //时钟信号 input rst; //复位端，低电平有效 output[3:0] q; //计数输出端 reg[3:0] q; //技术...

本部分课程中的C语言内容属于朱老师嵌入式Linux核心课程的第四... Verilog语言基础篇按需扩展，后面如果有补充录制会加到本课程目录中，如果有需要学习Verilog请直接学习本课程的【第3部分：Verilog HDL入门】

同步4位可逆计数器Cyclone4E FPGA设计Verilog逻辑源码Quartus工程文件， Quartus软件版本11.0, FPGA型号为CYCLONE4E系列中的EP4CE6E22C8,可以做为你的学习设计参考。 module cnt_kn(clk,clr,s,en,updn,d,co,q); ...

模为60的BCD码加法计数器FPGA设计verilog源码quartus工程文件 module cnt_60(clk,reset,cin,load,data,cout,qout); input clk,reset,cin,load; //输入时钟，复位，计数端，置数端 input[7:0] data; //预置数...

6,125

社区成员

11,292

社区内容

发帖

与我相关

我的任务

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章