利用verilog语言设计一个四路抢答器

♂暗◆淡♀ 2019-06-12 03:05:40
抢答器能够同时供应4位选手或者4个代表队进行抢答比赛，需要设置系统复位和抢答控制开关，这需由主持人控制。主持人在允许抢答的情况下，计时器开始从30s开始倒计时，直到有人抢答成功后，由锁存器将时间锁存住，此时数码管上将显示剩余时间及抢答成功选手号码，同时对应选手的LED灯也被点亮。在判断选手是否回答正确后，由主持人控制加减按钮进行给分。在一轮比赛结束后，主持人按下复位按钮，则除了计分模块外，其他模块都复位为初始时刻，为下一轮的比赛做好准备。。
...全文
392 回复 打赏 收藏 转发到动态 举报
写回复
用AI写文章
回复
切换为时间正序
请发表友善的回复…
发表回复
verilog-hdl.rar_四路抢答器_抢答器 verilog
本设计是以四路抢答为基本概念。从实际应用出发,利用电子设计自动化( EDA)技术,用可编程逻辑器件设计具有扩充功能的抢答器。它以Verilog HDL硬件描述语言作为平台，结合动手实验而完成的
Verilog HDL抢答器设计
设计的内容 1 用EDA实训仪的I/O设备和PLD芯片实现智能电子抢答器的设计 2 智能电子抢答器可容纳4组参赛者抢答，每组设一个抢答器 3 电路具有第一抢答信号的鉴别和锁存功能。在主持人将复位按钮按下后开始抢答，并用EDA实训仪上面的八段数码管显示抢答者的序号，同时扬声器发出“嘟嘟”的响声，并维持3秒钟，此时电路自锁，不再接受其他选手的抢答信号 4 设置计分电路，每组开始时设置为6分，抢答后由主持人计分，答对一次加1分，错一次减1分。 系统设计要求 本设计的具体要求是： (1) 设计制作一个可容纳四组参赛
数字芯片验证第2部分（扩展补充A)-数字电路和C语言和Verilog基
本部分课程中的C语言内容属于朱老师嵌入式Linux核心课程的第四部分【C语言高级专题精讲篇】；Verilog语言基础篇按需扩展，后面如果有补充录制会加到本课程目录中，如果有需要学习Verilog请直接学习本课程的【第3部分：Verilog  HDL入门】
基于FPGA的智力抢答器Verilog仿真设计
部分代码： //synopsys translate_off `timescale 10 ns/ 1 ps //synopsys translate_on module display( clk, rst_n, duan, wei, start, choose, num_choose, display_score_ge, display_score_shi, start_en,
基于FPGA的六路抢答器（LED模块 蜂鸣器模块 计数器模块 键盘）
抢答器的台数最终定为6台， 当主持人按下reset键抢答开始，倒计时20秒，20秒倒计时之后抢答视为超时发出报警，系统还会显示出超前抢答的台号，系统复位之后，再次按下开始抢答键，抢答开始，当一旦有一路按键按下，该路的抢答信号会将其他各路的抢答信号封锁响铃，显示牌上会显示相应的抢答台号
应用实例

27,579

社区成员

68,556

社区内容

发帖
与我相关
我的任务
社区描述
MS-SQL Server 应用实例
社区管理员
  • 应用实例社区
加入社区
  • 近7日
  • 近30日
  • 至今

加载中

查看更多榜单
社区公告
暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章