数字逻辑 Verilog HDL 七段数码管下载

weixin_39820780 2019-07-05 06:30:17
数字逻辑课程的上机作业
用Verilog HDL 语言编写七段数码管的显示程序
相关下载链接：//download.csdn.net/download/anyu2008/2837173?utm_source=bbsseo
...全文
16 回复 打赏 收藏 转发到动态 举报
写回复
用AI写文章
回复
切换为时间正序
请发表友善的回复…
发表回复
数字逻辑 Verilog HDL 七段数码管
数字逻辑课程的上机作业 用Verilog HDL 语言编写七段数码管的显示程序
Verilog HDL 七段数码管倒计时效果
这是大学期间我上VerilogHDL的七段数码管倒计时效果实验报告，报告中除了包括正确测试后的程序代码，我还加入了非常详细的注释。为了让读者更好理解程序代码和编写代码的思路，我还特意精心绘制了交通灯程序模块间的...
Verilog HDL BCD七段译码器
Verilog HDL 组合逻辑电路的设计——BCD七段译码器
数字逻辑与数字电路实验.rar
(3) 实验内容1：使用VerilogHDL语言设计一个7段数码显示译码器并进行仿真及下载。 (4) 实验内容2：使用VerilogHDL语言设计一个模16计数器，含计数使能端（en）与异步清零端（clr），当en为高电平时开始计数，为低电...
基于FPGA借助Vivado和Ego1实验平台设计的密码锁【100012952】
具体将包括到基本的时钟及复位按钮，调节按钮及相应的 LED 灯来改变当前模式，一组 LED 流水灯倒计时设计，七段数码管分段显示及实时修改数字密码并显示当前锁的状态等。 实验需要预先学习的知识包括 VerilogHDL ...
下载资源悬赏专区

12,853

社区成员

12,395,933

社区内容

发帖
与我相关
我的任务
社区描述
CSDN 下载资源悬赏专区
其他 技术论坛（原bbs）
社区管理员
  • 下载资源悬赏专区社区
加入社区
  • 近7日
  • 近30日
  • 至今

加载中

查看更多榜单
社区公告
暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章