社区
下载资源悬赏专区
帖子详情
秒表的设计 VHDL语言下载
weixin_39821051
2019-07-07 07:30:13
用VHDL语言实现秒表的设计,自顶向下的思想,有秒、分计数、数码扫描显示输出
相关下载链接:
//download.csdn.net/download/lb442744311/2902459?utm_source=bbsseo
...全文
28
回复
打赏
收藏
秒表的设计 VHDL语言下载
用VHDL语言实现秒表的设计,自顶向下的思想,有秒、分计数、数码扫描显示输出 相关下载链接://download.csdn.net/download/lb442744311/2902459?utm_source=bbsseo
复制链接
扫一扫
分享
转发到动态
举报
写回复
配置赞助广告
用AI写文章
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
秒表
的
设计
VHDL
语言
用
VHDL
语言
实现
秒表
的
设计
,自顶向下的思想,有秒、分计数、数码扫描显示输出
数字
秒表
数字
秒表
的
VHDL
语言
的程序
设计
数字
秒表
的
VHDL
语言
的程序
设计
EDA 2008-06-15 22:14 阅读675 评论2 字号: 大 中 小 数字
秒表
的
VHDL
语言
的程序
设计
本
秒表
计时器用于体育竞赛及各种要求有较精确时的各领域。此计时器是用一块专用的芯片,用
VHDL
语言
描述的。它除开关、时钟和显示功能以外,它还包括1/100s计时器所有的控制和定时功能,其体积小,携带方便。
基于Simulink的FPGA代码自动生成技术
课程主要讲解基于simulink的hdl coder模块组的使用方法,学会使用hdl coder搭建算法模型,校验模型并能自动生成可以
下载
到FPGA运行的Verilog或
VHDL
代码,学会testbench文件的自动生成和modelsim模型的验证。对于初学者,能掌握基于simulink的FPGA代码自动生成技术,会加速初学者开发复杂的FPGA算法的本领。
利用
VHDL
语言
设计
一款数字
秒表
(附实验报告)
用modelsim软件和
VHDL
语言
,
设计
一个数字
秒表
。 该系统具有以下功能: 1.计时功能:该数字
秒表
采用6个数码管输出显示,由低到高位分别为1/100秒、 1/10 秒、秒、10秒、分、10分;要求计时准确、显示清晰、稳定。 2. 控制功能:
秒表
设有一个启动/停止控制端和一个清零端,以便
秒表
能随时启 动停 止和清零复位。 3. 报时功能:当
秒表
计时达60分钟时,系统报警,蜂鸣器响3声或LED闪烁3次, 每 次报警或闪烁的时间间隔为1秒。
vhdl
语言
实现
秒表
功能
利用
vhdl
语言
编写的
秒表
功能,通过编译无错误
下载资源悬赏专区
12,880
社区成员
12,432,069
社区内容
发帖
与我相关
我的任务
下载资源悬赏专区
CSDN 下载资源悬赏专区
复制链接
扫一扫
分享
社区描述
CSDN 下载资源悬赏专区
其他
技术论坛(原bbs)
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章