Virtex-5手册 Xilinx 英文版下载

weixin_39820835 2019-07-12 01:00:15
Chapter 1: Clock Resources
Chapter 2: Clock Management Technology
Chapter 3: Phase-Locked Loops (PLLs)
Chapter 4: Block RAM
Chapter 5: Configurable Logic Blocks (CLBs)
Chapter 6: SelectIO Resources
Chapter 7: SelectIO Logic Resources
Chapter 8: Advanced SelectIO Logic Resources
Index .
相关下载链接://download.csdn.net/download/luno1/3052226?utm_source=bbsseo
...全文
42 回复 打赏 收藏 转发到动态 举报
AI 作业
写回复
用AI写文章
回复
切换为时间正序
请发表友善的回复…
发表回复
XC5VLX330-110T XILINX FPGA开发板 PROTEL99SE设计原理图+PCB布局工程文件,Virtex-5中英文版+MEMORY+USB PHY+POWER手册,RPOTEL版原理图及PCB器件封装,pcb网表已经导出,与原理图一致,并未布局布线(项目中PCB为14层板,PCB版图不于提供) 系统主要硬件包括 1、FPGA芯片一颗为Xilinx高端系列V5中的XC5VLX330,另两颗为XC5VLX110T 2、电源模块采用TI的电源专用模块PTH08T220,分别给系统提供1.0V,1.8V,2.5V,3.3V,5V电源,各路供电能力达到4A。 3、CPU_FPGA主芯片采用XC5VLX110T,配置芯片采用XCF32PVOG48,MASTER SERAIL 芯片配置模式。 4、J_FPGAc 为外围扩展接口,提供66路IO的输入输出功能。 5、D2_1---D2_16为16路LED指示灯,用于系统调试的状态指示。 6、TEST_FPGA主芯片采用XC5VLX110T,配置芯片采用XCF32PVOG48,MASTER SERAIL 芯片配置模式。J_FPGAt 为外围扩展接口,提供26路IO的输入输出功能。 8、D1_14---D1_23为10路LED指示灯,用于系统调试的状态指示。 9、串口电平转换芯片采用ADM3202,连接MAIN_FPGA。 10、SW2_1为8位拨码开关,同时拨码状态用8个LED灯来显示,向TEST_FPGA输入逻辑1,LED灯灭;,向TEST_FPGA输入逻辑0,LED灯亮;MAIN_FPGA主芯片采用XC5VLX330,配置芯片采用两片XCF32PVOG48串联,MASTER SERAIL 芯片配置模式。 XC5VLX155T专用管脚的连接 11、采用两片IS61LV51216(512K X 16 BIT) 芯片构成32位的存储电路TSSOP16 为USB 全速PHY接口电路 14、CY7C68000 为USB高速PHY接口电路 15、USB 3300 为USB高速PHY接口电路,支持OTG功能 16、LED,拨码开发,IO扩展接口,SPI FLASH,I2C EEPROM 等 电路

13,656

社区成员

发帖
与我相关
我的任务
社区描述
CSDN 下载资源悬赏专区
其他 技术论坛(原bbs)
社区管理员
  • 下载资源悬赏专区社区
加入社区
  • 近7日
  • 近30日
  • 至今
社区公告
暂无公告

试试用AI创作助手写篇文章吧