社区
应用实例
帖子详情
用VHDL实现学校打铃
weixin_45396244
2019-07-12 01:10:35
我在网上找了个，但他分了四个模块，我不会在Quartus II上进行合成，有大佬能把我试试嘛
...全文
30
回复
打赏
收藏
用VHDL实现学校打铃
我在网上找了个，但他分了四个模块，我不会在Quartus II上进行合成，有大佬能把我试试嘛
复制链接
扫一扫
分享
转发到动态
举报
写回复
配置赞助广告
用AI写文章
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
用
VHDL
语言编写的自动
打铃
器
目录 摘要……………………………………………………………………………………1 关键字…………………………………………………………………………………2 第一章、绪论…………………………………………………………………………3第二章、自动
打铃
器的硬件
实现
……………………………………………………4 第三章、自动
打铃
器的软件
实现
……………………………………………………6 1．
VHDL
语言简介 ………………………………………………………………6 2、
VHDL
编程环境 MaxplusII…………………………………………………10 3、
VHDL
编程环境Quartus II…………………………………………………12 第四章、自动
打铃
器软件分析………………………………………………………13 1. 系统框图……………………………………………………………………13 2、顶层文件图………………… ………………………………………………14 3．状态机………………………………………………………………………15 4、消抖模块……………… ……………………………………………………18 5、分频模块…………………… ………………………………………………20 6、计时调时模块…… …………………………………………………………21 7、
打铃
时间设置模块…………………………………………………………22 8、
打铃
长度间隔模块…………………………………………………………23 9、秒表模块……………………………………………………………………24 10、万年历模块 ………………………………………………………………25 11、显视控制模块………………………………………………………………28 12、
打铃
控制模块………………………………………………………………30 13、分位模块……………………………………………………………………33 14、七段码译码模块……………………………………………………………34 15、应急报警及扩展模块………………………………………………………39 参考文献 ……………………………………………………………………………41 致谢……………………………………………… ………………………………… 42 附录………………………………………………………………………………… 43 1、程序部分……………………………………………………………………43 2、图例部分……………………………………………………………………65 毕业设计勘误表…………………………………………………………………… 66 外文资料复印件及译文…………………………………………………………… 69 详细的毕业论文 该有的都有
Cordic算法的
VHDL
实现
Cordic算法的
VHDL
实现
，Cordic算法的
VHDL
实现
，Cordic算法的
VHDL
实现
，Cordic算法的
VHDL
实现
，Cordic算法的
VHDL
实现
，Cordic算法的
VHDL
实现
，Cordic算法的
VHDL
实现
，Cordic算法的
VHDL
实现
，Cordic算法的
VHDL
实现
，Cordic算法的
VHDL
实现
，Cordic算法的
VHDL
实现
，Cordic算法的
VHDL
实现
，Cordic算法的
VHDL
实现
，Cordic算法的
VHDL
实现
，Cordic算法的
VHDL
实现
，Cordic算法的
VHDL
实现
，Cordic算法的
VHDL
实现
，Cordic算法的
VHDL
实现
，Cordic算法的
VHDL
实现
，Cordic算法的
VHDL
实现
，Cordic算法的
VHDL
实现
，Cordic算法的
VHDL
实现
，Cordic算法的
VHDL
实现
，Cordic算法的
VHDL
实现
，Cordic算法的
VHDL
实现
，Cordic算法的
VHDL
实现
。
基于Simulink的FPGA代码自动生成技术
课程主要讲解基于simulink的hdl coder模块组的使用方法，学会使用hdl coder搭建算法模型，校验模型并能自动生成可以下载到FPGA运行的Verilog或
VHDL
代码，学会testbench文件的自动生成和modelsim模型的验证。对于初学者，能掌握基于simulink的FPGA代码自动生成技术，会加速初学者开发复杂的FPGA算法的本领。
基于FPGA的自动
打铃
器设计
实现
.zip
基于FPGA的自动
打铃
器设计
实现
，有数字钟的功能（不包括校时等功能），可设置六个时间定时
打铃
，每次可响铃五秒。
基于
VHDL
的自动
打铃
设计说明.doc
基于
VHDL
的自动
打铃
设计说明.doc
应用实例
27,579
社区成员
68,558
社区内容
发帖
与我相关
我的任务
应用实例
MS-SQL Server 应用实例
复制链接
扫一扫
分享
社区描述
MS-SQL Server 应用实例
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章
发帖
与我相关
我的任务
分享
