社区
下载资源悬赏专区
帖子详情
PLD 密码 六位数密码下载
weixin_39821620
2019-07-13 07:30:16
pld密码程序实现。VHDL语言实现,基于状态机
相关下载链接:
//download.csdn.net/download/ahpanbin/3120693?utm_source=bbsseo
...全文
16
回复
打赏
收藏
PLD 密码 六位数密码下载
pld密码程序实现。VHDL语言实现,基于状态机 相关下载链接://download.csdn.net/download/ahpanbin/3120693?utm_source=bbsseo
复制链接
扫一扫
分享
转发到动态
举报
写回复
配置赞助广告
用AI写文章
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
PLD
密码
六位数
密码
pld
密码
程序实现。VHDL语言实现,基于状态机
四位电子
密码
锁设计.doc
高级电子线路实验报告 题 目: 基于FPGA的四位电子
密码
锁设计 院 (系): 信息与通信学院 专 业: 学生姓名: 学 号: 2015 年 6 月 18 日 基于FPGA的的四位电子
密码
锁设计 摘要 本文主要介绍了一种运用可编程逻辑器件(FPGA)技术来编程实现电子
密码
锁的设计 方法。在整个系统设计实现中采用FPGA器件作为控制器,继而了解
密码
锁系统的总体流 程、各个模块的功能与接口的分配。基于FPGA,使用VHDL语言编写模块程序,再通过Qu artus II集成开发环境下进行设计、综合与仿真。要求用Verilog HDL语言实现系统中的各个模块功能,并且能够仿真,验证本次设计四位
密码
锁的功能。 每按下一个数字键,就输入一个数值,并显示该数值,当按下
密码
更改键时会将目前的 数字设定成新的
密码
。当按下激活电锁键的时候可以将
密码
锁上锁。当按下解除电锁键 时会检查输入的
密码
是否正确,
密码
正确即开锁。电子
密码
锁由键盘扫描模块、分频模 块 、
密码
计数模块 、比较器模块 、存储模块、显示模块和控制模块七大部分组成。通过硬件描述,验证了整个设计的正 确性以及系统的完整性。 关键词:可编程逻辑器件;电子
密码
锁;硬件描述;时序仿真 引言 本设计利用Quartus 工作平台硬件描述语言,设计一种电子
密码
锁,并通过用FPGA芯 片实现。用VHDL语言使用自顶向下的方法对系统进行了描述,并在FPGA芯片上实现。设 计充分利用了FPGA的资源可编程特性,可高效率的对系统进行升级与改进。设计的
密码
锁可设置任意
密码
,比一般的四位
密码
锁具有更高的安全可靠性,因此,采用FPGA 开发的数字系统,不仅具有很高的工作可靠性,其升级与改进也极其的方便,应用前景十 分宽广。 随着人们生活水平的提高和安全意识的加强,对安全的要求也就越来越高,因此导致 了电子行业的蓬勃发展。随着电子技术的发展,各类电子产品应运而生,电子
密码
锁就 是其中之一。 在安全技术防范领域,具有防盗报警功能的电子
密码
锁逐渐代替传统的机械式
密码
锁, 克服了机械式
密码
锁
密码
量少、安全性能差的缺点,使
密码
锁无论在技术上还是在性能 上都获得了大大的提高。随着大规模集成电路技术的发展,特别是单片机的问世,出现 了带微处理器的智能
密码
锁,它除具有电子
密码
锁的功能外,还引入了智能化管理、专 家分析系统等功能,从而使
密码
锁具有很高的安全性、可靠性,应用日益广泛。 1 总体方案设计 1.1 方案论证 方案一:采用数字电路控制。利用数字逻辑电路,实现对锁的电子控制,突破了传统 的机械锁的单一性、保密性低、易撬性的缺点,数字电子
密码
锁具有保密性高、使用灵 活性好、安全系数高的优点。虽然采用数字
密码
锁电路的好处是设计简单,但是由于其 实纯电路实际,在系统运行时,延时会比较严重。 方案二:通过单片机实现。现在一种新的方案就是采用一种以AT89S51为核心的单片 机控制方案。虽然有灵活的设计和丰富的IO端口,但是单片机运行的缺点是程序运行时 容易出现跑飞现象。 通过以上比较显然单片机方案有较大的活动空间,不但能实现所要求的功能,而且能 在很大程度上扩大功能,并可以方便的对系统进行升级。但是由于所学知识不能将其有 效运用,现有环境不能满足,而且以单片机为核心的
密码
锁有一定的不足之处,在运行 时会产生PC指针错误,因此提出了第三种方案。 方案三:利用FPGA设计数字
密码
锁。FPGA即现场可编程门阵列,它是在PAL、GAL、E
PLD
等可编程器件的基础上进一步发展的产物,是一种超大规模集成电路,具有对电路可 重配置能力。通常FPGA都有着上万次的重写次数,也就是说现在的硬件设计和软件设计 一样灵活、方便。相对于基于单片机技术的电子
密码
锁,用FPGA器件来构成系统,可靠 性提高,并且由于FPGA具有的现场可编程功能,使得电子
密码
锁的更改与升级更为方便 简单。 通过以上比较描述,本设计采用基于FPGA的数字
密码
设计方案。 1.2 基于FPGA的数字
密码
锁系统流程图 根据所要实现的数字
密码
锁的功能,设计出所要完成的的系统流程,系统设计的流程 图如3.1所示。 图3.1详细的描述了一个数字
密码
锁所要完成的功能,开始时,首先要对
密码
锁系统 进行复位初始化,将所要设置的
密码
首先存入到存储模块当中。然后进行键盘输入,键 盘输入分为
密码
输入和功能输入,如果是
密码
输入就要把输入的
密码
与预置的
密码
进行 比较,如果相同则开锁,不相同则报警,而其中
密码
的个数由计数器限制;如果是功能 输入,则看是什么功能,本设计主要设计了四个功能:设置
密码
键、退出键、清零键和 关锁键,
密码
锁会根据所要求的功能进行相应的操作。如果是其他的不与功能相对应的 键输入,
密码
锁将进行系统复位初始化阶段,重新开始操作。 图3.1系统流程图 3.3 基于FPGA的数字
密码
锁总体框
EDA/
PLD
中的EDA中的
密码
锁输入电路各主要功能模块的设计
1)时序产生电路 本时序产生电路中使用了三种不同频率的工作脉冲波形:系统时钟脉冲(它是系统内部所有时钟脉冲的源头,且其频率最高)、弹跳消除取样信号、键盘扫描信号。 当一个系统中需使用多种操作频率的脉冲波形时,最方便的方法之一就是利用一个自由计数器来产生各种需要的频率。也就是先建立一个N位计数器,N的大小根据电路的需求决定,N的值越大,电路可以分频的次数就越多,这样就可以获得更大的频率变化,以便提供多种不同频率的时钟信号。若输入时钟为CLK,N位计数器的输出为Q[N-10],则Q(O)为CLK的2分频脉冲信号,Q(1)为CLK的4分频脉冲信号,Q(2)为CLK的8分频脉冲信号……Q(
EDA/
PLD
中的用C
PLD
实现Gollmann密钥流发生器
摘 要:本文根据Gollmann密钥流发生器的原理和伪随机序列产生的程序,利用VHDL语言和C
PLD
,设计出Gollmann密钥流发生器。该发生器满足一般的加密要求,可以保护信息传输的安全。关键词:Gollmann ;VHDL ;C
PLD
;伪随机序列 引言对通信数据进行加密的方法可分为两大类:软加密和硬加密。其中硬加密具有加密强度大、可靠性高等特点。本文根据流
密码
发生器原理,用C
PLD
设计出了Gollmann流
密码
发生器。 原理
密码
安全的伪随机序列发生器用于流
密码
时十分理想,这些发生器的输出与真正随机的位发生器难以区分,只需将发生器的输出与明文流异或就可以得到良好的流
密码
。Gollm
EDA/
PLD
中的EDA中的功能按键输入的响应控制
(1)清除键:清除所有的输入数字,即做归零动作。 (2)激活电锁键:按下此键时可将
密码
锁的门上锁。(上锁前必须预先设定一个四位的数字
密码
。) (3)解除电锁键:按下此键会检查输入的
密码
是否正确,若
密码
正确无误则开门。 使用电子
密码
锁的时候,只会用到三种工作模式(见图4.7),其中输入文字模式用的是数字按键,只有上锁和开锁两个模式必须占用功能按键。但是在实际操作中,难免会有按错键的情况发生,使得“清除输入”功能使用的机率很高,所以本设计中共设置了两个功能按键,其中“解除电锁”和“清除输入”共用一个功能按键,另一个功能按键是“激活电锁”。 如图 电子
密码
锁的三种模式及关
下载资源悬赏专区
12,796
社区成员
12,334,277
社区内容
发帖
与我相关
我的任务
下载资源悬赏专区
CSDN 下载资源悬赏专区
复制链接
扫一扫
分享
社区描述
CSDN 下载资源悬赏专区
其他
技术论坛(原bbs)
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章