8733
社区成员
D/A转换verilog程序下载
此为AD5541或者ad5542的转换程序，也适合其他芯片借鉴思想
相关下载链接：//download.csdn.net/download/jiabaole/3545434?utm_source=bbsseo
相关下载链接：//download.csdn.net/download/jiabaole/3545434?utm_source=bbsseo
...全文
请发表友善的回复…
发表回复
还没有回复，快来抢沙发～
基于FPGA实现AD转换的verilog代码 通过利用QuatrusII软件编写verilog的AD转换代码，使用USB blaster将代码 下载到FPGA开发板中，外接10MHz信号源，从而可将模拟信号转换为数字信号
20110126113917873.rar_VHDL/FPGA/Verilog_C++_Builder_源码 A/D转换芯片TLC2543的verilog编程，根据TLC5243的datasheet编写，程序简单，结构清晰，可以借鉴应用
定浮点数转换程序（verilog） a) 并采用门级编程，实现4-bit无符号整数到浮点数转换； b) 并采用RTL级编程，实现4-bit无符号整数到浮点数转换； c) 分别对门级编程实现和RTL级编程实现的组合逻辑电路进行功能仿真； d) 利用“实验板”对两种4-bit...
niosII处理器与串行D/A转换器接口设计 本文先通过方案论证对设计采用Verilog HDL根据串行D/A的spi时序图和Avalon总线协议标准设计TLC5615的IP核，在Modelsim上面进行仿真验证，然后通过SOPC builder设计SOPC系统并且将IP加入进去，结合在niosII IDE里面...
用Verilog实现串并和并串转换 用Verilog实现串并转换 首先我们先要了并串和串并转换的原理 并串转换：先将八位数据暂存于一个八位寄存器器中，然后左移输出到一位输出端口，这里可以通过一个“移位”来实现，相当于实现了移位寄存器的功能。 ...
verilog--串并转换 (1)四输入单输出的并串转换模块： module b_c(clk,rst_n,en,d,q); input clk,rst_n; input [3:0]d; output reg en; output reg q; reg [3:0]count; reg [3:0]data; always @(posedge clk or negedge rst_n) begin ...
MyHDL中文手册（十）——转换成Verilog和VHDL 转换成Verilog和VHDL代码导言解决方案说明特征精细化后转换从信号使用情况推断模块端口接口可转换if-Then-Else结构可以映射到case语句内存ROM存储器有符号算法用户定义代码可转换子集导言编码方式支持的类型支持的...
用Verilog实现串并转换 一、串转并转换模块 1） 利用移位寄存器 串行转并行数据输出：采用位拼接技术（移位寄存器），将串行的数据总数先表示出来，然后发送一位数据加一，后面的接收的这样标志：data_o <= {data_o[6:0],data_i };1...
FPGA ——LCD12864 _verilog程序 注意其时钟频率的设定，经实测3KHz左右基本为其最大时钟频率，5k会在指令和数据转换之间出现错误。 6、 以下为其代码：具有详细备注说明。为演示，程序中将data_buf接口注释掉。 /* * Title: <话机屏幕显示> *...
Verilog | UART 串口接收程序设计及仿真 Verilog | UART 串口接收程序及仿真 本文从程序设计的角度讲解 Verilog 串口接收程序以及相应仿真，串口原理及协议请参阅其它资料。 1、串口参数 串口通讯需要设置的参数包括：波特率、数据位、停止位和校验。不过在...
二进制数转换成BCD码的Verilog实现 二进制数转换成BCD编码的Verilog实现 通常在显示温度、数码管、电压等数据时，通常需要将二进制数据转成十进制进行显示。最常用的方法是将二进制码转换成BCD码（8421）。 8421码：它只选用了四位二进制码中前10组...
用Verilog写一个串口接收程序 用Verilog写一个串口接收程序欢迎使用Markdown编辑器新的改变功能快捷键合理的创建标题，有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中...
【数字系统】LED动态显示模块设计：数据输入/动态显示/按键信号转换 Quartus II 环境/Verilog HDL语言/编程+仿真+开发板/FPGA/CPLD/EDA 一、 实验目的 1. 学习理解LED动态显示的工作原理 2. 进一步掌握Verilog HDL层次化的设计...a.模块功能要求 八段数码管有两种不同的形式：一种是八个发光二极管的阳极都连在一起的，称之为共阳极八段数码管；另...
