社区
下载资源悬赏专区
帖子详情
17C++MFC课程设计之数字时钟下载
weixin_39821228
2019-07-21 02:30:16
我供搜集整理了近30个不同的C++课设源代码以及相应的报告,分别放在我的csdn和豆丁网上,搜索aoelfhong找到我,然后就可以找到我的这些资源了,另外我的豆丁还有39多个数据结构课设报告及代码。
仅供参考使用。
相关下载链接:
//download.csdn.net/download/aoelfhong/3554393?utm_source=bbsseo
...全文
14
回复
打赏
收藏
17C++MFC课程设计之数字时钟下载
我供搜集整理了近30个不同的C++课设源代码以及相应的报告,分别放在我的csdn和豆丁网上,搜索aoelfhong找到我,然后就可以找到我的这些资源了,另外我的豆丁还有39多个数据结构课设报告及代码。 仅供参考使用。 相关下载链接://download.csdn.net/download/aoelfhong/3554393?utm_source=bbsseo
复制链接
扫一扫
分享
转发到动态
举报
AI
作业
写回复
配置赞助广告
用AI写文章
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
17
C++
MFC
课程设计
之
数字
时钟
我供搜集整理了近30个不同的
C++
课设源代码以及相应的报告,分别放在我的csdn和豆丁网上,搜索aoelfhong找到我,然后就可以找到我的这些资源了,另外我的豆丁还有39多个数据结构课设报告及代码。...
基于VHDL的
数字
时钟
设计
数电课设,用VHDL做的
数字
时钟
,开发板芯片型号为Altera 的 EP4CE6F
17
C8,
时钟
具有整点报时,数码管显示,设定时间,转换计时机制,复位的功能,有详细注释,编译器版本为Quartus II 18.0
EP4CE6F
17
C8原理图+用户手册.zip
EP4CE6F
17
C8的原理图是理解和使用该芯片的基础,它展示了芯片内部的逻辑结构和引脚分配,包括输入/输出接口、电源、
时钟
管理、配置接口等模块。通过原理图,我们可以清晰地了解各个部分的功能和相互连接关系,这对于...
FPGA
课程设计
——
数字
电子
时钟
VERILOG(基于正点原子新起点开发板,支持8位或6位共阳极数码管显示时分秒毫秒,可校时,可设闹钟,闹钟开关,led指示)
FPGA
课程设计
数字
电子
时钟
本文是用verilog语言来描述一个基于FPGA的多功能
数字
电子
时钟
的设计,该设计具备时间显示,准确计时,时间校准, 定时闹钟等功能。本文首先介绍了需要完成的工作,然后介绍了系统整体设计...
codeforces
17
C Balance(动态规划)
codeforces
17
C Balance 题意 给定一个串,字符集{'a', 'b', 'c'},操作是:选定相邻的两个字符,把其中一个变成另一个。可以做0次或者多次,问最后可以生成多少种,使得任意一种字符和其他字符的个数相差都不超过1....
下载资源悬赏专区
13,656
社区成员
12,674,760
社区内容
发帖
与我相关
我的任务
下载资源悬赏专区
CSDN 下载资源悬赏专区
复制链接
扫一扫
分享
社区描述
CSDN 下载资源悬赏专区
其他
技术论坛(原bbs)
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章