锁相环HMC767无法锁定问题求教 [问题点数:20分]

Bbs1
本版专家分:0
结帖率 0%
Bbs6
本版专家分:6779
Blank
红花 2018年4月 硬件/嵌入开发大版内专家分月排行榜第一
Bbs1
本版专家分:0
Bbs4
本版专家分:1236
Bbs1
本版专家分:0
Bbs1
本版专家分:0
Bbs4
本版专家分:1236
Bbs4
本版专家分:1236
Bbs1
本版专家分:0
Bbs4
本版专家分:1236
Bbs1
本版专家分:0
Bbs1
本版专家分:0
HMC833锁相环750M~6GHz自动配置Verilog源码
HMC833<em>锁相环</em>750M~6GHz自动配置Verilog源码,其中两个除法器ip自己生成例化。端口输入频率值即可
载波同步锁相环参数的设计方法(主要是环路滤波器的方法)
该文章讲述的是如何设计载波同步环的相关参数的方法希望对大家有用
PLL锁相环相关基础知识
由于近期找工作,所以把射频的一些基础知识复习了一遍。趁着自己还有点时间和精力,把<em>锁相环</em>的一些知识记录一下,基础功不扎实,有误之处还请大佬拍错。   1. PLL的工作原理 <em>锁相环</em>一般由PD(鉴相器),LPF(环路滤波器),VCO组成。 有的同学可能要问了:“既然VCO在给定电压之后已经能输出频率了,为什么不直接拿来用呢?” 实际上可以这么用,现在有的晶振会针对某个固定的频点把频率优化的非...
单载波为、BPSK、QPSK三种情况下锁相环载波同步的MATLAB仿真代码M文件
单载波为、BPSK、QPSK三种情况下<em>锁相环</em>载波同步的MATLAB仿真代码M文件
C#写COM组件
<em>求教</em><em>求教</em><em>求教</em><em>求教</em><em>求教</em><em>求教</em><em>求教</em>
锁相环 CD4046 的应用
<em>锁相环</em> CD4046 和计数器搭配,可以做成一个倍频器。电路如下: 说明可见:http://zhidao.baidu.com/question/361315135436665012
ADI公司锁相环芯片ADF4351设计原理图
ADF4351原理图个人觉得很有参考价值,新手小白可以借鉴参考一下还是有点作用的
求教一道关于求解最优化问题的编程问题~
<em>求教</em>一道关于求解最优化<em>问题</em>的编程<em>问题</em>~
pll时钟延迟为问题
pll时钟延迟为<em>问题</em> 这关系到pll的工作方式,如果pll内部使用的是鉴频器,则输入和输出将没有固定的相位差,就是每次<em>锁定</em>都<em>锁定</em>在某个相位,但每次都不一样。如果使用的是鉴相器,则输入和输出为0相位差。早期的器件内部为前者,但现在已经基本绝迹了。因此在不考虑抖动,在pll的输入和输出上相位是保持0相位差的。 在FPGA内部,pll的输出一般驱动全局时钟网络,全局时钟网络是一个树形结构,其目的是为了...
可快速锁定的数字锁相环结构
用于无线通信的可快速<em>锁定</em>的数字<em>锁相环</em>结构
求教关于视窗中滚动条 滚动后 擦除和重绘的问题
关于滚动条 重绘 和 擦除的<em>问题</em> 急急急 <em>求教</em>
vb-mschart查询Access数据
vb-mschart查询Access数据, 顺便<em>求教</em>。<em>问题</em>在里面。 noleic@foxmail.com 谢谢
基于注入锁定技术的锁相环_倍频器和分频器的研究与设计
基于注入<em>锁定</em>技术的<em>锁相环</em>_倍频器和分频器的研究与设计
一种宽带模拟延迟锁定环的设计
模拟延迟<em>锁定</em>环的设计,里面有详细的设计,可做为设计参考用,很不错的 延迟<em>锁相环</em>的基本原理,对数字延迟<em>锁相环</em>和模拟延迟<em>锁相环</em>的特点进行了分析,由于模拟<em>锁相环</em>的结构简单,抖动性能好,本文选用了模拟延迟<em>锁相环</em>. 然后对现有的模拟延迟<em>锁相环</em>电路模块以及整体结构的设计方法进行了研究和比较. 在此基础上,本文设计了一个延迟线级数可调、多相位输出的模拟延迟<em>锁相环</em>,它可以根据输入信号的频率选择不同的延迟线级数,扩大了延迟<em>锁相环</em>的<em>锁定</em>范围;利用多路选择电路,确保了输出多相位的正确性;引入了一个粗调电路加快了<em>锁定</em>时间避免了误<em>锁定</em>;优化了各模块的电路设计.
基于FPGA的GV7600驱动
最近项目上用到FPGA驱动GV7600输出SDI信号,输出分辨率1920*1080p,首先,了解GV7600芯片的特性功能,按照bt1120协议传输10位Y,Cb,Cr数据;其次,我的项目中用的是10位通道分时复用传输Y,Cb,Cr数据;配置引脚很重要,当初verilog代码写好了,因为硬件引脚配置错误,导致调试一直不通;同时,sof文件也要一直更新, 根据10bit HD模式,在硬件pcb
锁相环simulink仿真
自己用simulink做的PLL仿真,需要的同志们可以看一下,互相交流
锁相环程序代码
基于ARM_M3的<em>锁相环</em>程序,适合调试<em>锁相环</em>用
勘误发布:《锁相环技术原理及FPGA实现》-20181025
 第4章勘误: 1)p126(2016.6.26)       倒数第2段中“对比一下图3-32与图3-35”  修改为  “对比一下图4-32与图4-35”。       [此勘误由pujuga@163.com发现,在此表示感谢。] 2)p104(2016.6.27)      70.19Hz应该修改为70.19KHz。       [此勘误由pujuga@163.com发现,在此表示...
基于锁相环的频率合成电路设计
0 引言   <em>锁相环</em>简称PLL,是实现相位自动控制的一门技术,早期是为了解决接收机的同步接收<em>问题</em>而开发的,后来应用在电视机的扫描电路中。由于锁相技术的发展,该技术已逐渐应用到通信、导航、雷达、计算机到家用电器的各个领域。自从20世纪70年代起,随着集成电路的发展,开始出现集成的<em>锁相环</em>器件、通用和专用集成单片<em>锁相环</em>,使<em>锁相环</em>逐渐变成一个低成本、使用简便的多功能器件。如今,PLL技术主要应用在调
锁相环(PLL)系统,鉴相器(PD),压控荡器(VCO)和低通滤波器(LPF
<em>锁相环</em>技术原理 <em>锁相环</em>(PLL)系统,鉴相器(PD),压控荡器(VCO)和低通滤波器(LPF)
作品交流:锁相环参数设计
Q: bin396751019@qq.com 杜工程师您好, 按照您的两本两本,一本同步,一本<em>锁相环</em>,书中<em>锁相环</em>参数设计而言, 与您在网上所发程序环路滤波器增益K并不等于fs/2^Bnco这个原因是什么呢? 焦急的等您回信   A: 建议一步步按照书中实例仿真测试,了解程序运行结果,理解参数设计步骤。 请具体说明书名、版本、页码中参数设计公式。你所说的网上所发程序,估计是网易博客...
锁相环matlab实现
pll<em>锁相环</em>的程序,里面含有注释可以编译使用的,采用matlab实现
MSN错误解决方法详解
MSN错误解决方法详解,msn<em>求教</em>:80072eff错误,暂时<em>无法</em>使用您的联系人列表_百度知道
锁相环技术原理及FPGA实现]
对[<em>锁相环</em>技术原理进行了详细的讲解,且相关代码都有非常次详细的注释
一种快速锁定锁相环技术
频率源是无线通信设备的核心,低相噪快速<em>锁定</em>目标频率是高性能无线通信设备非常重要的一门课题。数字对讲机要求频率源有较快的<em>锁定</em>速度,较短的<em>锁定</em>时间,以及较低的相位噪声。
MATLAB里仿真时锁相环怎么使用
MATLAB里仿真时<em>锁相环</em>怎么使用
simulink锁相环仿真
关于matlab simulink <em>锁相环</em>的仿真,有详细demo和仿真原理图以及各种例子
锁相环快速锁定的动态鉴频鉴相器
一种用于<em>锁相环</em>快速<em>锁定</em>的动态鉴频鉴相器(传统PFD死区分析)的文档
三相锁相环仿真
电子技术仿真并网技术锁相,三相<em>锁相环</em>同步旋转技术,坐标变换
verilog语言的FPGA数字锁相环PLL实现
使用verilog语言实现的FPGA数字<em>锁相环</em>(pll)
基于matlab的PLL锁相环
基于matlab的<em>锁相环</em>程序及仿真,通过<em>锁相环</em>的仿真能更好的帮助人们理解<em>锁相环</em>的原理,从而进一步的对<em>锁相环</em>的优化产生兴趣
关于SVN锁定问题的解决方法
常在河边走哪有不湿鞋的。人挖的坑总要人去填。 svn的使用是每个开发的小伙伴们都要熟练掌握的,一般的使用比如说更新,提交,版本还原,版本对比等。 这些基本上就可以满足日常工作的需要,今天我遇到了使用svn的时候,出现如下<em>问题</em>: svn: Working copy 'D:\Test' locked; <em>无法</em>update了(svn<em>锁定</em>)。主观的讲可能是因为我的电脑最近没喝脉动的原因一卡一卡的,不过客
基于锁相环的角度观测器C语言实现
MICROCHIP方案的PLL观测器C语言实现。无静差影响,在磁链值与电阻值 电感值调试正确的情况下较滑膜观测器具有更准确的角度以获得更高的效率。
锁相环芯片MB1501源代码
MB1501是构成<em>锁相环</em>常用的芯片,本程序实现对输入<em>锁定</em>频率的任意设置。
锁相环原理以及matlab仿真程序
详细介绍了<em>锁相环</em>的原理,并给出了一个基于matlab的仿真程序,对理解<em>锁相环</em>的原理非常有用!
锁相环(PLL)电路设计与应用超清版
<em>锁相环</em>(PLL)电路设计与应用超清版,非常好的一本关于<em>锁相环</em>的书籍,推荐下载!
锁相环
<em>锁相环</em>《通信之道》读书笔记2相干解调的关键是,从已调信号中恢复出同频同相的载波信号,在与已调信号相乘的过程。这里主要说说载波恢复,分析了常见的两种载波恢复原理,即,平方环和Costas环。<em>锁相环</em>原理<em>锁相环</em>是载波恢复的基础。<em>锁相环</em>原理框图如下:<em>锁相环</em>的作用是完成输出对输入的跟踪。图中可以看到输出信号和输入信号通过鉴相器(乘法器)再通过环形滤波器(低通滤波器)输出的低频缓变信号作为VCO的电压控制信号,
数字锁相环原理及程序
介绍数字<em>锁相环</em>原理,并给出相应的MATLAB代码,通俗易懂。
三相锁相环PLL
三相<em>锁相环</em>PLL matlab simulink 基于s-function builder编写
基于FPGA的数字锁相环设计
文档是基于FPGA的数字<em>锁相环</em>设计,实现了高精度的时钟输出以及快速<em>锁定</em>
数字锁相环及其FPGA的实现
<em>锁相环</em> (PLL) 的理论与研究日趋完善,应用范围遍及整个电子技术领域,如信号处理,调制解调,时钟同步,倍频,频率综合等都应用到了<em>锁相环</em>技术。 随着集成电路技术的发展,集成<em>锁相环</em>和数字<em>锁相环</em>技术日趋成熟,不仅能够制成频率较高的单片集成<em>锁相环</em>路,还可以把整个系统集成到一个芯片上去,实现所谓的片上系统 SOC 。 因此,可以把全数字<em>锁相环</em>路 (ADPLL) 作为一个功能模块嵌入 SOC ,构成片内<em>锁相环</em>。这里在简单介绍片内全数字<em>锁相环</em>系列结构的同时,给出一种智能控制捕获范围中全数字<em>锁相环</em>( ADPLL )的设计方法,并进行仿真和实践验证。
【FPGA】【Verilog】【基础模块】锁相环(PLL)
pll的设定:例化:`timescale 1 ns / 1 ps module pll_test( input clk, input rst_n, output clk1, output clk2, output clk3, output clk4, output locked ); pll_rty pll( .areset(rst_n), .inclk0(...
锁相环技术原理及FPGA实现
高清扫描版PDF,含章节书签。 本书既有<em>锁相环</em>原理又有工程实现,值得一看。 尤其是关注数字<em>锁相环</em>的同学,可以了解一下。
ARM时钟配置之设置锁相环
MPLL configuration register(主<em>锁相环</em>配置寄存器) MPLLCON 位 描述 初始值 RESERVED [31:26] - 0x00 MPLLEN_STOP [25]   0 ONOFF [24]
单相锁相环
single phase voltage PLL,simulink simulation model
基于TMS320F28335的全数字锁相环的设计
基于TMS320F28335的全数字<em>锁相环</em>的设计
二阶锁相环参数的选择
二阶<em>锁相环</em>参数设置,清楚的介绍路二阶<em>锁相环</em>的原理以及每个参数的设置要求。适用于新手
单项锁相环 MATLAB Simulink仿真 C语言 S-Function
单项<em>锁相环</em> MATLAB Simulink仿真 C语言 S-Function写的 数字PI控制器
锁相环MB1504
基于MSP430 149的MB1504的<em>锁相环</em>驱动程序,可以很好的<em>锁定</em>需要的频率
基于multisim的锁相环仿真
在multisim中未集成pll的仿真模块,本文提供了在multisim中模拟pll的方法
同时解决windows7无法锁定任务栏程序及去除快捷方式箭头问题
同时解决windows7<em>无法</em><em>锁定</em>任务栏程序和 去除快捷方式箭头<em>问题</em>
锁相在并网中非常重要,本模型是一种软件锁相环,能精确锁的电网电压与频率
锁相在并网中非常重要,本模型是一种软件<em>锁相环</em>,能精确锁的电网电压与频率
一份锁相环实现的载波同步的2阶环的MATLAB仿真代码,是保存在WORD上的
一份<em>锁相环</em>实现的载波同步的2阶环的MATLAB仿真代码,是保存在WORD上的
自己整理的锁相环的ads仿真,找了很久
网上找的<em>锁相环</em>仿真资料,有5,6个,跟着学完差不多能完整仿真<em>锁相环</em>,提示,ADS2017没有自带<em>锁相环</em>向导,也可能自己破解不完整。
小数分频锁相环工作原理
资源说明了小数分频<em>锁相环</em>的工作原理,帮助初学者了解小数<em>锁相环</em>和工作原理
锁相环(PLL)电路设计与应用.pdf
<em>锁相环</em>(PLL)电路设计与应用.pdf 是一本很不错的书籍,很适合电子设计工作者
锁相环技术原理及FPGA实现 杜勇 书PDF和光盘
<em>锁相环</em>技术原理及FPGA实现 杜勇老师编著 书PDF和光盘,包括书籍PDF,以及附带的光盘,光盘中包括matlab、systemview和FPGA代码。打算学习的可以作为参考。
FOC之PLL锁相环
<em>锁相环</em>PLL: 为了对基准信号与反馈信号进行频率比较,二者的相位必须相同且锁住,任何时间都不能改变,这样才能方便的比较频率,所以叫锁相(Phase Locked) 为了快速稳定输出系统,整个系统加入反馈成为闭环,所以叫环(Loop) FOC中的<em>锁相环</em>: eα、eβ为反向电动势,ωr为转子角速度,θr 为转子位置角。 FOC中<em>锁相环</em>的作用: ...
锁相环技术(第3版)_Floyd M.Garder著
<em>锁相环</em>技术(第3版)_Floyd M.Garder著.<em>锁相环</em>圣经最新版
一个简单的python数字锁相环
一个简单的数字<em>锁相环</em>demo: import matplotlib matplotlib.use('Qt5Agg') import numpy as np import matplotlib.pyplot as plt #parameters phase_offset = 0.00 #carrier phase offset frequency_offset = 0.3
无法修改 /etc/passwd 内容
一开始我们会想起etc目录下文件的权限<em>问题</em>,但是当我ll/etc/passwd 对于root用户是有读写权限的, 然后我lsattr该文件发现莫名其妙出现了一个-e的权限 继续直接删除 完美解决 由于/etc/passwd 用户会涉及道useadd userdel groupadd 等关于用户/组创建于删除,所以当linux系统不能创建用户的时...
锁相环DSP仿真程序
<em>锁相环</em>DSP仿真程序,很经典:包括设计过程、与EXCEL的RTDX程序
rac集群数据备份还原到单机oracle数据库,涉及临时表空间的报:ORA-01157:无法标识/锁定数据文件201错误
rac集群数据备份还原到单机oracle数据库,原以为万事皆好,结果执行某个同义词字典居然报错,报错如下: 经过百般查阅百度,归纳总结,原来<em>问题</em>根源是:通过RMAN恢复过来的临时文件是不可用的,需要处理一下。 处理临时文件的具体方法:1.先创建一个临时表空间temp1 sys@racdb&gt; create temporary tablespace temp1 tempfile '/or...
基于锁相环CD4046的数字频率合成器
频率合成是以一个或少量高准确度和高稳定度的标准频率作为参考频率,由此导出多个或者大量自己想要的输出频率,这些输出的准确度与稳定度与参考频率是一致的。在通信、雷达、测控、仪器仪表等电子系统中有广泛的应用。 频率合成器分为直接频率合成器,直接<em>锁相环</em>频率合成器和直接数字式频率合成器。随着数字集成电路和微电子技术的迅速发展,直接数字式频率合成器具有较高的频率分辨率、极短的转化时间、宽带宽,使用这种方法简单可靠、控制方便,已经得到了广泛的使用。
锁相环设计、仿真与应用(第5版)中文版.pdf
<em>锁相环</em>设计、仿真与应用(第5版)中文版.pdf
求教---锁定问题
我在做一个自动生成订单的程序,有一个表a存放订单的顺序号字段a.b,当调用生成订单程序时,会首先查询a.b的值然后根据这个值来生成一个订单号,并把a.b的值自动加上1,现在出现的<em>问题</em>是:在a.b没有来得及加1这个时间里同时有两个人操作时,系统会生成相同的编号,请问如何能避免这种情况,有没有什么办法在第一个操作员进来时系统让数据表<em>锁定</em>,直到第一个操作员得到编号并加1后才解锁?
双dq锁相环 算法matlab仿真
高级<em>锁相环</em>算法仿真 支持不平衡电网环境 采用双同步dq坐标系下的PLL技术,锁相的同时,估计出正负序电压幅值。
作品交流:锁相环环路滤波器系数、NCO增益单位、鉴相器输出之间的关系
Q: zhaohaijun0421@qq.com 杜老师你好,买了你的三本书正在学习数字通信内容。在学习《<em>锁相环</em>技术原理及FPGA实现》时,一直有个<em>问题</em>困扰很久,没有寻到答案,没有办法情况下写邮件向你请教,请见谅。 书中关于NCO的相位控制增益为2*pi*fclk*Tnco/2^Bnco,是不是可以理解鉴相器输出为相位误差? 我在其他资料看到有些环路设置认为NCO的增益为fclk*Tnco...
锁相环仿真软件及实例
包含<em>锁相环</em>仿真软件,及各类<em>锁相环</em>的仿真实例,从中读者可以很直观地了解各类<em>锁相环</em>。实际上这是《<em>锁相环</em>原理与应用》-机械工业出版社出版 书后附带光盘镜像
NXP MPC574X PLL配置和问题
概述 关于PLL的配置主要参考官方的Reference Manual,阅读第13章Clocking和第25章Dual PLL Digital Interface (PLLDIG)。下面将实际操作遇到的<em>问题</em>做一下说明。 内容后续慢慢补充,先占个坑。 时钟说明 如下图所示,MPC574X的PLL的输入源可以选择外部时钟源和内部RC时钟 ...
锁相环环路滤波器参数设计与分析
关于滤波器的设计讲的很详细.对于理解滤波器帮助很大
基于Multisim 的锁相环应用电路仿真
<em>锁相环</em>及其应用电路是“通信电子电路”课程教学中的重点内容。本文设计了基于Multisim 的<em>锁相环</em>应用仿真电路,并将其引入课堂 教学和课后实验。文中首先给出了<em>锁相环</em>的仿真模型,然后构建了由其构成的<em>锁相环</em>调频、鉴频和接收仿真电路,并给出了仿真波形。实践证 明,采用这种方式可以帮助学生对相关内容的理解,并为今后进行系统设计工作打下良好的基础。
基于锁相环CD4046倍频器的设计与实现
用<em>锁相环</em>实现的频率合成器既有频率稳定度高又有改换频率方便的优点。实现输出频率N倍于输入频率(fo=N•fi),且在一定频率范围内其输出信号的稳定度完全跟踪输入信号。因而在现代通信和嵌入式系统中获得广泛应用。 电源+5V;集成电路芯片4046、74LS191(各一片);输入信号由信号发生器提供;输入信号频率范围10HZ~1kHZ;
基于CD4046锁相环的频率合成计
利用CD4046制作的频率合成计,其中包括<em>锁相环</em>部分,以及滤波器部分
解除主页锁定的几种方法
详细的介绍几种解决浏览器组也被<em>锁定</em>后处理的方法,方便大家去解决浏览器被<em>锁定</em>后<em>无法</em>处理的<em>问题</em>
电网检测程序,三相电压检测,锁相环
三相相序检测,缺相检测,以及电网电压检测判断过欠压
关于MinGW无法正常使用的问题
不知道从什么时候开始自己的mingw就好像用不了了,报了上面的错误,我觉得莫名其妙,什么信息都没有,怎么找原因。 然后在网上看了一些博客,比如这篇博客,里面有这样一段话: 然后就猜想吧,应该是在系统目录下有一个同名的文件,优先级高于咱们的这个库文件,所以调用了那个优先级高的文件,但是虽然这两个文件同名,其实他们的内容不一样,所以最后咱们的c++程序test.exe没法跑。 怎么办,我都不知道这...
软件锁相环程序(单频)
通过双线性变换法将模拟域<em>锁相环</em>转换到数字域,对数字<em>锁相环</em>进行仿真 matlab文件
锁相环工作原理
看了许多<em>锁相环</em>工作原理的资料,感觉讲得比较抽象,难以理解,多数时候我们只需要理解其基本原理和使用方法就可以了,下面结合一款单片机里面的<em>锁相环</em>来讲述其基本原理和使用方法: 一个芯片内部如果需要多个时钟信号,而我们通常的内部或者外部晶振只能提供固定的单一频率,而且提供的频率又不可能太高,因此就不能满足芯片内部集成的各种设备对时钟频率的要求,这个时候通常使用到PLL,其基本工作原理...
锁相环实现90度移相
可将输入信号进行90度移相,用<em>锁相环</em>实现,可用于信号处理
锁相环PLL的仿真代码 matlab
<em>锁相环</em>PLL的仿真代码 matlab
msp430锁相环源程序
基于msp430F1xx系列单片机的<em>锁相环</em>源程序
桌面壁纸解除与锁定
<em>锁定</em>主题,壁纸,让他人<em>无法</em>更改。<em>锁定</em>,解除<em>锁定</em>都很方便,不需要你更改注册表
PLLSSTC锁相环特斯拉线圈总电路图.pdf
PLLSSTC<em>锁相环</em>特斯拉线圈总电路图
锁相环CD4046实现信号90度移相电路原理图
利用<em>锁相环</em>进行四倍频,然后取倍频信号与原型号相异或,即可得到与原信号相差90度相位的信号。本图提供了具体芯片和,电容电阻值。本图绝对原创,经本人及同行的实践使用证明,原电路正确无误,适合为锁相放大器提供两路正交信号。
基于dq坐标变换的三相锁相环研究
一篇关于dq坐标系的<em>锁相环</em>研究的文案,内容详细,模型具有
Best博士经典参考书《锁相环设计、仿真与应用》仿真软件
Best仍然是最好的。Roland E.Best博士这本经典参考书《<em>锁相环</em>设计、仿真与应用》(Phase-Locked Loops Design,Simulation,and Applications)也许是世界上使用最为广泛的PLL的参考书。如今,第5版终于面世了。本书系统地讲述了基本的<em>锁相环</em>理论、电路模块和<em>锁相环</em>系统结构以及详细的设计过程。包括<em>锁相环</em>的概况、混合信号<em>锁相环</em>、<em>锁相环</em>频率综合器、高阶<em>锁相环</em>路、混合信号频率综合器的计算机辅助设计和模拟、全数字<em>锁相环</em>、全数字<em>锁相环</em>的计算机辅助设计和仿真、软件<em>锁相环</em>、<em>锁相环</em>在通信中的应用、最先进的商业化集成<em>锁相环</em>、<em>锁相环</em>的参数测试等,涉及控制理论、通信理论、信号处理理论等多个学科的内容。. 第5版的特色是从实际应用的角度在<em>锁相环</em>系统的层次上解释理论方面的<em>问题</em>,给出了<em>锁相环</em>系统在实际设计中的具体过程和步骤,提供了全新的通信应用的案例,新增了PLL频率综合和计算机辅助设计方面的内容。尤其值得一提的是,提供了作者自己开发的,在行为级对<em>锁相环</em>系统的性能进行仿真的软件(附软件光盘)。...
锁相环技术(第3版)_[Floyd.M.Garder著]
<em>锁相环</em>技术(第3版) [Floyd.M.Garder著]
锁相环设计、仿真与应用
<em>锁相环</em>设计、仿真与应用,本书是关于<em>锁相环</em>的设计,仿真与应用
gamit10.32-001下载
gamit是MIT开发的一款用于解算长基线的GPS基线解算软件,在该领域有着其特有的魅力! 这是一个分卷压缩包,需要8个压缩文件一起才能解压,这是因为CSDN的最大文件上传限制,请大家谅解! 相关下载链接:[url=//download.csdn.net/download/zhongcaizhe/3213981?utm_source=bbsseo]//download.csdn.net/download/zhongcaizhe/3213981?utm_source=bbsseo[/url]
C.PPTC.PPTC.PPTC.PPTC.PPT下载
C.PPTC.PPTC.PPTC.PPTC.PPTC.PPTC.PPTC.PPTC.PPTC.PPTC.PPTC.PPTC.PPTC.PPTC.PPTC.PPTC.PPTC.PPTC.PPTC.PPTC.PPTC.PPTC.PPTC.PPTC.PPTC.PPTC.PPTC.PPTC 相关下载链接:[url=//download.csdn.net/download/ghfrh/3244121?utm_source=bbsseo]//download.csdn.net/download/ghfrh/3244121?utm_source=bbsseo[/url]
jquery+jsp 倒计时页面下载
jquery+jsp 倒计时页面简单易用,放在tomcat中运行就可以 相关下载链接:[url=//download.csdn.net/download/mhf215659176/4676767?utm_source=bbsseo]//download.csdn.net/download/mhf215659176/4676767?utm_source=bbsseo[/url]
我们是很有底线的