四位乘法器VHDL程序下载

weixin_39820535 2019-08-03 05:00:22

四位乘法器VHDL程序四位乘法器VHDL程序
相关下载链接：//download.csdn.net/download/iceberga/4276267?utm_source=bbsseo

...全文

49 回复打赏收藏转发到动态举报

写回复

回复

切换为时间正序

请发表友善的回复…

发表回复

VHDL全名Very-High-Speed Integrated Circuit Hardware Description Language,诞生于1982年。1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言。 VHDL和Verilog作为IEEE的工业标准硬件描述语言，得到众多EDA公司支持，在电子工程领域，已成为事实上的通用硬件描述语言。

四位乘法器VHDL程序四位乘法器VHDL程序

vhdl语言, 4位乘法器程序用Quartus Π的VHDL语言实现乘法器的基本流程，包括设计输入、综合、适配、仿真测试等方法

这是一个用vhdl语言编写的简单的2*2乘法器，在maxplus2上编译通过了，并且在比较通用的一块实验板，名太长忘了实验过。注意要在maxplus2上编译前指定每一个输入输出的pin。

完整的实验报告由8位加法器构成的以时序逻辑方式设计的8位乘法器。其乘法原理是：乘法通过逐项位移相加原理来实现，以被乘数的最低位开始，若为1，则乘数左移后与上一次和相加，若为0，左移后以全零相加，直至被乘数的最高位。

下载资源悬赏专区

13,656

社区成员

12,675,470

社区内容

发帖

与我相关

我的任务

其他技术论坛（原bbs）

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章