射频电源滤波

晴天_小白 2019-08-04 05:00:26

请问大佬，我这个图的电容和电感是怎么选取的？有什么公式可以参考。这个电感和电容应该是滤波的，后边负载是64MHz的设备。这个不是串联谐振，因为根据公式计算，这组电容电感的频率才5MHz左右。后边负载时射频部分。是不是电容和电感分别滤波，用两个公式得出来的？

...全文

193 1 打赏收藏举报

写回复

1 条回复

切换为时间正序

请发表友善的回复…

发表回复

Glen_hsu 2019-09-28

打赏
举报

回复 1

应该是防止驻波的吸收回路，做阻抗匹配用的，不是谐振用

对采样得到的正弦波进行DDC计算，最后进行标定功率.

烙铁用射频电源

本文详细介绍了如何利用TI的TPS7A94搭建超低噪声BUCK电源，特别针对射频电源设计中的噪声挑战提供了解决方案。从芯片选型、PCB布局到PG引脚时序优化和PSRR提升技巧，全面解析了射频级电源的设计要点，帮助工程师实现信噪比超过100dB的高性能电源系统。

在嵌入式硬件系统设计中，电源完整性与接口时序是决定系统稳定性的两大基石。电源纹波不仅影响电压质量，其高频噪声更会通过耦合路径干扰敏感的射频与模拟电路，直接关系到系统的信噪比与性能上限。SPI等数字接口的时序若不符合规范，则会导致通信失败、数据错乱，使系统无法正常工作。这些基础设计对于TI AWR6443/AWR6843这类高性能毫米波雷达传感器尤为关键，其射频内核对电源噪声极度敏感，严格的时序是配置加载的保障。本文聚焦于将抽象的规格参数转化为可执行的硬件设计规则，深入解读µV级电源纹波要求背后的射频逻辑，并

LDO（低压差稳压器）是嵌入式系统中实现电源隔离与噪声滤波的关键器件，其性能不仅取决于芯片选型，更受PCB布局布线的深刻影响。从基本原理看，LDO通过负反馈维持输出电压稳定，但高频瞬态响应能力高度依赖输入/输出电容的寄生电感（ESL）控制与低阻抗回流路径设计。工程实践中，电源完整性（PI）与电磁兼容性（EMC）成为技术价值的核心体现——尤其在STM32物联网设备中，射频模块（如GPS）对电源纹波极度敏感，微伏级干扰即可导致定位漂移；而电机驱动等大di/dt负载则易引发地弹与电压跌落。典型应用场景涵盖多路LD

6,172

社区成员

11,288

社区内容

发帖

与我相关

我的任务

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章