vivado 使用ddr3问题

iceloard 2019-08-12 05:06:48

如题，在使用ddr3的IP核时，通过对29位地址的使用可以控制从ddr3的各个区域读出或写入地址，目前遇到的问题是：
当我向70_0000到1900_0000处地址写入数据时，导致我之前存放在20_0000到40_0000的数据出现错误，这是由于什么原因？

...全文

295 回复打赏收藏转发到动态举报

写回复

回复

切换为时间正序

请发表友善的回复…

发表回复

vivado生成DDR容易出错的地方在 Vivado 中生成 DDR ...在 Vivado 中生成 DDR 时，需要注意时钟问题、bank 选择问题、DDR 容量问题和地址问题。通过了解这些常见的问题，可以避免错误的发生，并确保 DDR 测试的成功。

基于xilinx公司的vivado软件的DDR3读写程序

在这个“92-Vivado DDR3 IP核设计.7z”压缩包中，我们可以推测包含了一个Vivado工程，该工程专注于使用DDR3 IP核进行设计。IP核（Intellectual Property Core）是预先设计好的功能模块，可以被开发者直接复用，大大...

在Xilinx Vivado中，DDR3 IP核是一个关键组件，用于实现高效的内存接口，以便与外部DDR3 SDRAM芯片通信。MIG（Memory Interface Generator）是Xilinx提供的工具，用于生成这些接口。以下是对DDR3 IP核使用和相关参数...

“xilinx DDR3控制mig IP的应用（一）.pdf”至“xilinx DDR3控制mig IP的应用（五）.pdf”很可能详细阐述了以上步骤，包括如何配置MIG IP，如何处理时序约束，以及在Vivado中进行DDR3设计时可能遇到的问题和解决方案...

其他硬件开发

2,432

社区成员

4,281

社区内容

发帖

与我相关

我的任务

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章