vcs zero delay loop

疯猫于是不知之 2019-08-12 11:49:50
vcs gate model带sdf反标仿真时,换个mem的model,后面程序就卡在0时刻,一直不往下走,提示0时刻Too many event happens,may exit zero delay loop。目前想到有3种方法: 1.+debug all ,启动DVE 单步调试 2.+compile选项+vcs+loopreport+number 3.+compile选项+gateloopwarn 除了这3种还有其他方法吗? 还有,这种问题,一般影响大吗?mem model都是商用ip,rtl仿真没出现过这个问题
...全文
2312 1 打赏 收藏 转发到动态 举报
写回复
用AI写文章
1 条回复
切换为时间正序
请发表友善的回复…
发表回复
winnerwei1 2019-08-14
  • 打赏
  • 举报
回复
电路逻辑有问题,一个组合逻辑做成了一个loop,vcs没法确定真实值

2,425

社区成员

发帖
与我相关
我的任务
社区描述
硬件/嵌入开发 其他硬件开发
社区管理员
  • 其他硬件开发社区
加入社区
  • 近7日
  • 近30日
  • 至今
社区公告
暂无公告

试试用AI创作助手写篇文章吧