VHDL学习中用的到的下载

weixin_39821228 2019-08-14 06:00:22

学习有帮助，所以可已看啊看啊，绝对值得，呵呵
相关下载链接：//download.csdn.net/download/zhaiyunjian/4885106?utm_source=bbsseo

...全文

55 回复打赏收藏转发到动态举报

写回复

回复

切换为时间正序

请发表友善的回复…

发表回复

一、实验目的（1）学习并掌握Quartus II的使用方法（2）学习简单时序电路的设计和硬件测试。（3）学习使用VHDL 语言方法进行逻辑设计输入（4）学习设计一个流水灯电路，并在实验开发系统上熟悉运行输入及仿真步骤原理二、实验仪器设备（1） PC机一台。（2）Quartus Ⅱ开发软件一套（3）EDA实验开发系统一套(EP1C12Q240C8) 三、实验原理 FPGA 的所有I/O控制块都可以允许每个1/O引脚单独配置为输入口,不过这种配置是系统自动完成的，一旦该输入口被设置为输入口使用时

EDA与VHDL题库分享

在这个 D 触发器的 Verilog 描述中，“always” 块在时钟上升沿（“posedge clk”）触发，将输入 d 的值赋给输出 q，这是典型的基于行为的时序逻辑描述方式。由于其语法的严谨性，更适合用于开发高可靠性、高安全性的复杂数字系统，如飞机的航空电子设备、导弹的制导系统等复杂硬件系统的设计。在这里，“entity” 声明了模块的名称 “and_gate” 和端口信息，“architecture” 中的 “<=” 符号用于赋值操作，实现了与门的逻辑功能。更侧重于电路的行为描述和门级建模。

数字频率计的设计VHDL

这个模块是整个数字时钟的核心，首先我们先说明各个端口，1hz时钟信号输入，复位键输入，按键输入，蜂鸣器控制，数码管位选信号输出，数码管段选信号输出，LED灯输出。然后就进行各个模块的调用声明:调用秒钟计数模块声明，调用分钟计数模块声明，调用小时计数模块声明，调用译码显示模块声明（扫描时钟输入，闪烁数码管位选择，时间数据输入，位选信号输出，段选信号输出），调用分频模块声明，因为黑金AX301的EP4CE6F17C8芯片的原始频率并不是时钟信号所需要的频率，所以要对它的原始信号进行分频。校准时分秒清零的功能；

下载资源悬赏专区

13,654

社区成员

12,570,616

社区内容

发帖

与我相关

我的任务

其他技术论坛（原bbs）

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章