vc 电流显示空间下载

weixin_39820835 2019-08-16 10:30:17

大家可以下载来看看，一个不错的vc实时显示数据曲线
相关下载链接：//download.csdn.net/download/woaiwojia1215221/5013957?utm_source=bbsseo

...全文

11 回复打赏收藏转发到动态举报

写回复

回复

切换为时间正序

请发表友善的回复…

发表回复

大家可以下载来看看，一个不错的vc实时显示数据曲线

第1 页共27 页 1 概述频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。通常情况下计算每秒内待测信号的脉冲个数，此时我们称闸门时间为1 秒。闸门时间也可以大于或小于一秒。闸门时间越长，得到的频率值就越准确，但闸门时间越长则没测一次频率的间隔就越长。闸门时间越短，测的频率值刷新就越快，但测得的频率精度就受影响本文。数字频率计是用数字显示被测信号频率的仪器，被测信号可以是正弦波，方波或其它周期性变化的信号。因此，数字频率计是一种应用很广泛的仪器电子系统非常广泛的应用领域内，到处可见到处理离散信息的数字电路。数字电路制造工业的进步，使得系统设计人员能在更小的空间内实现更多的功能，从而提高系统可靠性和速度。集成电路的类型很多，从大的方面可以分为模拟电路和数字集成电路2 大类。数字集成电路广泛用于计算机、控制与测量系统，以及其它电子设备中。一般说来，数字系统中运行的电信号，其大小往往并不改变，但在实践分布上却有着严格的要求，这是数字电路的一个特点。 2 系统的总体设计： 2.1 原理设计本频率计的设计以AT89S52 单片机为核心，利用它内部的定时/计数器完成待测信号周期/频率的测量。单片机AT89S52 内部具有2 个16 位定时/计数器, 定时/计数器的工作可以由编程来实现定时、计数和产生计数溢出中断要求的功能。在构成为定时器时,每个机器周期加1 (使用12MHz 时钟时,每1us 加1)，这样以机器周期为基准可以用来测量时间间隔。在构成为计数器时,在相应的外部引脚发生从1 到0 的跳变时计数器加1，这样在计数闸门的控制下可以用来测量待测信号的频率。外部输入每个机器周期被采样一次，这样检测一次从1 到0 的跳变至少需要2 个机器周期(24 个振荡周期) ,所以最大计数速率为时钟频率的1/24 (使用12MHz 时钟时,最大计数速率为500 KHz) 。定时/计数器的工作由相应的运行控制位TR 控制,当TR 置1 ,定时/计数器开始计数;当TR 清0 ,停止计数。设计综合考虑了频率测量精度和测量反应时间的要求。例如当要求频率测量结果为4 位有效数字,这时如果待测信号的频率为1Hz ，则计数闸门宽度必须大于1000s。为了兼顾频率测量精度和测量反应时间的要求,把测量工作分为两种方法。当待测信号的频率大于等于2Hz 时,定时/ 计数器构成为计数器，以机器周期为基准,由软件产生计数闸门,这时要满足频率测量结果为4 位有效数字, 则计数闸门宽度大于1s 即可。当待测信号的频率小于2Hz 时，定时/ 计数器构成为定时器,由频率计的予处理电路把待测信号变成方波,方波宽度等于待测信号的周期。用方波作计数闸门，完全满足测量精度的要求。频率计的量程自动切换在使用计数方法实现频率测量时，这时外部的待测信号为定时/ 计数器的计数源，利用定时器实现计数闸门。频率计的工作过程为：首先定时/计数器T0 的计数寄存器设置一定的值,运行控制位TR0 置1，启动定时/ 计数器0；利用定时器0 来控制1S 的定时，同时定时/计数器T1 对外部的待第2 页共27 页测信号进行计数,定时结束时TR1 清0 ,停止计数；最后从计数寄存器读出测量数据，在完成数据处理后，由显示电路显示测量结果。在使用定时方法实现频率测量时,这时外部的待测信号通过频率计的予处理电路变成宽度等于待测信号周期的方波，该方波同样加至定时/ 计数器1 的输入脚。这时频率计的工作过程为: 首先定时/ 计数器1 的计数寄存器清0 ,然后检测到方波的第二个下降沿是否加至定时/ 计数器的输入脚；当判定下降沿加至定时/计数器的输入脚，运行控制位 TR0 置1 ,启动定时/计数器T0 对单片机的机器周期的计数，同时检测方波的第三个下降沿；当判定检测到第三个下降沿时TR0 清0 ，停止计数，然后从计数寄存器T0 读出测量数据，在完成数据处理后，由显示电路显示测量结果。测量结果的显示格式采用科学计数法,即有效数字乘以10 为底的幂。这里设计的频率计用4 位数码管显示测量结果。定时方法实现频率测量。定时方法测量的是待测信号的周期，这种方法只设一种量程，测量结果通过浮点数运算模块将信号周期转换成对应的频率值,再将结果送去显示。这样无论采用何种方式，只要完成一次测量即可,频率计自动开始下一个测量循环,因此该频率计具有连续测量的功能,同时实现量程的自动转换。数字频率计的硬件框图如图2.1 所示。由此可以看出该频率计主要由八部分组成，分别是： (1)待测信号的放大整形电路因为数字频率计的测量范围为峰值电压在一定电压范围内的频率发生频率发生周期性变化的信号，因待测信号的不规则，不能直接送入FPGA 芯片中处理，所以应该首先对待测信号进行放大、降压、与整形等一系列处理。 (2)分频电路将处理过的信号4 分频，这样可以将频率计的测量范围扩大4 倍。 (3)逻辑控制控制是利用计数还是即时检测待测信号的频率。 (4)脉冲计数/定时根据逻辑控制对待测信号计数或定时。将计数或定时得到的数据直接输入数据处理部分。第3 页共27 页 (5)数据处理根据脉冲计数部分送过来的数据产生一个控制信号，送入脉冲定时部分，如果用计数就可以得到比较精确的频率，就将这个频率值直接送入显示译码部分。 (6)显示译码将测量值转换成七段译码数据，送入显示电路。 (7)显示电路通过4 个LED 数码管将测得的频率值显示给用户。 (8)系统软件包括测量初始化模块、显示模块、信号频率测量模块、量程自动转换模块、信号周期测量模块、定时器中断服务模块、浮点数格式化模块、浮点数算术运算模块、浮点数到BCD 码转换模块。由于数据处理、脉冲计数/定时、逻辑控制和显示译码都是在单片机里完成的，所以我们可以把系统分为以下几个模块：数据处理电路、显示电路、待测信号产生电路、待测信号整形放大电路，电源电路。 2.2 主要开发工具和平台 2.2.1 原理图和印刷电路板图设计开发工具：PROTEL DXP Protel DXP 是第一套完整的板卡级设计系统，真正实现在单个应用程序中的集成。设计从一开始的目的就是为了支持整个设计过程，Protel DXP 让你可以选择最适当的设计途径来按你想要的方式工作。Protel DXP PCB 线路图设计系图2.1 数字频率计的硬件框图显示译码待测信号的放大整形电路数据处理逻辑控制脉冲计数/定时显示电路待测波输入分频电路第4 页共27 页统完全利用了Windows XP 和Windows 2000 平台的优势，具有改进的稳定性、增强的图形功能和超强的用户界面。 Protel DXP 是一个单个的应用程序，能够提供从概念到完成板卡设计项目的所有功能要求，其集成程度在PCB 设计行业中前所未见。Protel DXP 采用一种新的方法来进行板卡设计，使你能够享受极大的自由，从而能够使你在设计的不同阶段随意转换，按你正常的设计流量进行工作。 Protel DXP 拥有：分级线路图设计、Spice 3f5 混合电路模拟、完全支持线路图基础上的FPGA 设计、设计前和设计后的信号线传输效应分析、规则驱动的板卡设计和编辑、自动布线和完整CAM 输出能力等。在嵌入式设计部分，增强了JTAG 器件的实时显示功能，增强型基于FPGA 的逻辑分析仪，可以支持32 位或64 位的信号输入。除了现有的多种处理器内核外，还增强了对更多的32 位微处理器的支持，可以使嵌入式软件设计在软处理器， FPGA 内部嵌入的硬处理器，分立处理器之间无缝的迁移。使用了 Wishbone 开放总线连接器允许在FPGA 上实现的逻辑模块可以透明的连接到各种处理器上。引入了以FPGA 为目标的虚拟仪器，当其与LiveDesign-enabled 硬件平台NanoBoard 结合时，用户可以快速、交互地实现和调试基于FPGA 的设计，可以更换各种FPGA 子板,支持更多的FPGA 器件。 2.2.2 单片机程序设计开发工具：KEIL C51 keil c51 是美国Keil Software 公司出品的51 系列兼容单片机C 语言软件开发系统，和汇编相比，C 在功能上、结构性、可读性、可维护性上有明显的优势，因而易学易用。 Keil c51 软件提供丰富的库函数和功能强大的集成开发调试工具，全 Windows 界面。另外重要的一点，只要看一下编译后生成的汇编代码，就能体会到keil c51 生成的目标代码效率非常之高，多数语句生成的汇编代码很紧凑，容易理解。在开发大型软件时更能体现高级语言的优势。 Keil C51 可以完成编辑、编译、连接、调试、仿真等整个开发流程。开发人员可用IDE 本身或其它编辑器编辑C 或汇编源文件，然后分别有C51 及A51 编辑器编译连接生成单片机可执行的二进制文件（.HEX），然后通过单片机的烧写软件将HEX 文件烧入单片机内。3 2.2.3 单片机仿真软件：PROTEUS Proteus 是目前最好的模拟单片机外围器件的工具。可以仿真51 系列、 AVR，PIC 等常用的MCU 及其外围电路（如LCD，RAM，ROM，键盘，马达，LED，AD/DA，部分SPI 器件，部分IIC 器件，...）其实proteus 与 multisim 比较类似，只不过它可以仿真MCU！唯一的缺点，软件仿真精度有限，而且不可能所有的器件都找得到相应的仿真模型。使用keil c51 v7.50 + proteus 6.7 可以像使用仿真器一样调试程序，可以完全仿真单步调试，进入中断等各种调试方案。 Proteus 与其它单片机仿真软件不同的是，它不仅能仿真单片机CPU 的工作情况，也能仿真单片机外围电路或没有单片机参与的其它电路的工作情况。因此在仿真和程序调试时，关心的不再是某些语句执行时单片机寄存器和存储器内容的改变，而是从工程的角度直接看程序运行和电路工作的过程和结果。对于这样的仿真实验，从某种意义上讲，是弥补了实验和工程应用间脱节的矛第5 页共27 页盾和现象。 3 系统详细设计： 3.1 硬件设计 3.1.1 数据处理电路 ( 1 ) 中央处理模块的功能：直接采集待测信号，将分两种情况计算待测信号的频率：如果频率比较高，在一秒内对待测信号就行计数。如果频率比较低，在待测信号的一个周期内对单片机的工作频率进行计数。将得到的频率值通过显示译码后直接送入显示电路，显示给用户 ( 2 ) 电路需要解决的问题单片机最小系统板电路的组建，单片机程序下载接口和外围电路的接口。单片机最小系统板的组建： ①单片机的起振电路作用与选择：单片机的起振电路是有晶振和两个小电容组成的。晶振的作用：它结合单片机内部的电路，产生单片机所必须的时钟频率，单片机的一切指令的执行都是建立在这个基础上的，晶振的提供的时钟频率越高，那单片机的运行速度也就越快。MCS-51 一般晶振的选择范围为1～ 24MHz，但是单片机对时间的要求比较高，能够精确的定时一秒，所以也是为了方便计算我们选择12MHz 的晶振。晶振两边的电容：晶振的标称值在测试时有一个“负载电容”的条件，在工作时满足这个条件，振荡频率才与标称值一致。一般来讲，有低负载电容（串联谐振晶体），高负载电容（并联谐振晶体）之分。在电路上的特征为：晶振串一只电容跨接在IC 两只脚上的，则为串联谐振型；一只脚接IC，一只脚接地的，则为并联型。如确实没有原型号，需要代用的可采取串联谐振型电路上的电容再并一个电容，并联谐振电路上串一只电容的措施。单片机晶振旁的2 个电容是晶体的匹配电容，只有在外部所接电容为匹配电容的情况下，振荡频率才能保证在标称频率附近的误差范围内。最好按照所提供的数据来，如果没有，一般是30pF 左右。太小了不容易起振。这里我们选择30pF 的瓷片电容。我们选择并联型电路如图3.1 所示。 ②单片机的复位电路： 2 1 Y1 12Mz C2 30pF C1 30pF XTAL1 XTAL2 图3.1 第6 页共27 页影响单片机系统运行稳定性的因素可大体分为外因和内因两部分: 外因：即射频干扰，它是以空间电磁场的形式传递在机器内部的导体（引线或零件引脚）感生出相应的干扰，可通过电磁屏蔽和合理的布线/器件布局衰减该类干扰；电源线或电源内部产生的干扰，它是通过电源线或电源内的部件耦合或直接传导，可通过电源滤波、隔离等措施来衰减该类干扰。内因：振荡源的稳定性，主要由起振时间频率稳定度和占空比稳定度决定起振时间可由电路参数整定稳定度受振荡器类型温度和电压等参数影响复位电路的可靠性。复位电路的基本功能是：系统上电时提供复位信号，直至系统电源稳定后，撤销复位信号。为可靠起见，电源稳定后还要经一定的延时才撤销复位信号，以防电源开关或电源插头分-合过程中引起的抖动而影响复位。为了方便我们选择RC 复位电路可以实现上述基本功能如图3.2 所示。但是该电路解决不了电源毛刺（A 点）和电源缓慢下降（电池电压不足）等问题而且调整RC 常数改变延时会令驱动能力变差。增加Ch 可避免高频谐波对电路的干扰。复位电路增加了二极管，在电源电压瞬间下降时使电容迅速放电，一定宽度的电源毛刺也可令系统可靠复位。在选择元器件大小时，正脉冲有效宽度 2 个机器周期就可以有效的复位，一般选择C3 为0.1uF 的独石电容，R1 为1K 的电阻，正脉冲有效宽度为： ln10*R1*C3=230>2，即可以该电路可以产生有效复位。 ( 3 ) 程序下载线接口： AT89S52 自带有isp 功能，ISP 的全名为In System Programming，即在线编程通俗的讲就是编MCU 从系统目标系统中移出在结合系统中一系列内部的硬件资源可实的远程编程。 ISP 功能的优点： ①在系统中编程不需要移出微控制器。 ②不需并行编程器仅需用P15，P16 和P17，这三个IO 仅仅是下载程序的时候使用，并不影响程序的使用。 ③结合上位机软件免费就可实现PC 对其编程硬件电路连接简单如图3.3 所示。 104 C3 1K R1 S1 VCC D1 1N4007 RESET Ch 0.1uF 图3.2 复位电路第7 页共27 页系统复位时，单片机检查状态字节中的内容。如果状态字为0，则转去0000H 地址开始执行程序这是用户程序的正常起始地址。如果状态字不0，则将引导向量的值作为程序计数器的高8 位，低8 位固定为00H，若引导向量为FCH，则程序计数器内容为FC00H 即程序转到FC00H 地址开始执行而ISP 服务程序就是从，FC00H 处开始的那么也就是进入了ISP 状态了，接下来就可以用PC 机的ISP 软件对单片机进行编程了。 ( 4 ) 去耦电容好的高频去耦电容可以去除高到1GHZ 的高频成份。陶瓷片电容或多层陶瓷电容的高频特性较好。设计印刷线路板时，每个集成电路的电源，地之间都要加一个去耦电容。去耦电容有两个作用：一方面是本集成电路的蓄能电容，提供和吸收该集成电路开门关门瞬间的充放电能；另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容为0.1uf 的去耦电容有5nH 分布电感，它的并行共振频率大约在 7MHz 左右，也就是说对于10MHz 以下的噪声有较好的去耦作用，对40MHz 以上的噪声几乎不起作用。 1uf，10uf 电容，并行共振频率在20MHz 以上，去除高频率噪声的效果要好一些。在电源进入印刷板的地方和一个1uf 或10uf 的去高频电容往往是有利的，即使是用电池供电的系统也需要这种电容。每10 片左右的集成电路要加一片充放电电容，或称为蓄放电容，电容大小可选10uf。最好不用电解电容，电解电容是两层溥膜卷起来的，这种卷起来的结构在高频时表现为电感，最好使用胆电容或聚碳酸酝电容。去耦电容值的选取并不严格，可按C=1/f 计算；即10MHz 取0.1uf，对微控制器构成的系统，取0.1~0.01uf 之间都可以。从电路来说，总是存在驱动的源和被驱动的负载。如果负载电容比较大，驱动电路要把电容充电、放电，才能完成信号的跳变，在上升沿比较陡峭的时候，电流比较大，这样驱动的电流就会吸收很大的电源电流，由于电路中的电感，电阻（特别是芯片管脚上的电感，会产生反弹），这种电流相对于正常情况来说实际上就是一种噪声，会影响前级的正常工作。这就是耦合。去藕电容就是起到一个电池的作用，满足驱动电路电流的变化，避免相互间的耦合干扰。旁路电容实际也是去藕合的，只是旁路电容一般是指高频旁路，也就是给高频的开关噪声提高一条低阻抗泄防途径。高频旁路电容一般比较小，根据谐振频率一般是0.1u，0.01u 等，而去耦合电容一般比较大，是10u 或者更大，依据电路中分布参数，以及驱动电流的变化大小来确定。去耦和旁路都可以看作滤波。正如ppxp 所说，去耦电容相当于电池，避免 1 2 3 4 5 6 7 8 9 10 P6 P17 P16 RESET P15 GND GND VCC 图3.3 程序下载线接口第8 页共27 页由于电流的突变而使电压下降，相当于滤纹波。具体容值可以根据电流的大小、期望的纹波大小、作用时间的大小来计算。去耦电容一般都很大，对更高频率的噪声，基本无效。旁路电容就是针对高频来的，也就是利用了电容的频率阻抗特性。电容一般都可以看成一个RLC 串联模型。在某个频率，会发生谐振，此时电容的阻抗就等于其ESR。如果看电容的频率阻抗曲线图，就会发现一般都是一个V 形的曲线。具体曲线与电容的介质有关，所以选择旁路电容还要考虑电容的介质，一个比较保险的方法就是多并几个电容。去耦电容在集成电路电源和地之间的有两个作用：一方面是本集成电路的蓄能电容，另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容值是0.1μF。这个电容的分布电感的典型值是5μH。0.1μF 的去耦电容有5μH 的分布电感，它的并行共振频率大约在7MHz 左右，也就是说，对于10MHz 以下的噪声有较好的去耦效果，对40MHz 以上的噪声几乎不起作用。1μF、10μF 的电容，并行共振频率在 20MHz 以上，去除高频噪声的效果要好一些。每10 片左右集成电路要加一片充放电电容，或1 个蓄能电容，可选10μF 左右。最好不用电解电容，电解电容是两层薄膜卷起来的，这种卷起来的结构在高频时表现为电感。要使用钽电容或聚碳酸酯电容。去耦电容的选用并不严格，可按C=1/F，即10MHz 取0.1μF， 100MHz 取0.01μF，电路图如图3.4 所示。 ⑸单片机与外界的接口显示电路的段选使用P0 口，P0 口是属于TTL 电路，不能靠输出控制P0 口的高低电平，需要上拉电阻才能实现。由于单片机不能直接驱动4 个数码管的显示，需要数码管的驱动电路，驱动电路采用NPN 型的三极管组成，即上拉电阻又有第二个作用，驱动晶体管，晶体管又分为PNP 和NPN 管两种情况：对于NPN，毫无疑问NPN 管是高电平有效的，因此上拉电阻的阻值用2K——20K 之间的，具体的大小还要看晶体管的集电极接的是什么负载，对于数码管负载，由于发管电流很小，因此上拉电阻的阻值可以用20k 的，但是对于管子的集电极为继电器负载时，由于集电极电流大，因此上拉电阻的阻值最好不要大于4.7K，有时候甚至用2K 的。对于PNP 管，毫无疑问PNP 管是低电平有效的，因此上拉电阻的阻值用100K 以上的就行了，且管子的基极必须串接一个1～10K 的电阻，阻值的大小要看管子集电极的负载是什么，对于数码管负载，由于发光电流很小，因此基极串接的电阻的阻值可以用20k 的，但是对于管子的集电极为继电器负载时，由于集电极电流大，因此基极电阻的阻值最好不要大于4.7K。与外界的信号交换接口，电路图如图3.5。 104 CK11 104 CK12 104 CK13 104 CK14 VCC 图3.4 去耦电容第9 页共27 页数码管的段选通过P00～P07 口来控制的。数码管的位选通过P20～P23 口来控制的。计算待测信号的频率通过计数器1 来完成的所有待测信号解答计数器的T1 口上，即P3.5。 ⑹单片机的选型： AT89SC52 和AT89SS52 最主要的区别在于下载电压，AT89SC52 单片机下载电压时最小为12V，而AT89S52 仅在5V 电压下就可以下载程序了，而且AT89S52 支持ISP，即在线编程。为了使用方便，在本系统中我们使用AT89S52 单片机。 ①AT89S52 主要性能与MCS-51 单片机产品兼容。 8K 字节在系统可编程Flash 存储器。 l 1000 次擦写周期。全静态操作：0Hz～33Hz。 VCC 1 2 YK1 30pF CK1 30pF CK2 VCC P00 P01 P02 P03 P04 P05 P06 P07 P20 P21 P22 P23 P15 P16 P17 123456789 PK1 P00 P01 P02 P03 P04 P05 P06 P07 P20 P21 P22 P23 P00 P01 P02 P03 P04 P05 P06 P07 P1.0/T2 1 P1.1/T2EX 2 P1.2/ECI 3 P1.3/CEX0 4 P1.4/CEX1 5 P1.5/CEX2 6 P1.6/CEX3 7 P1.7/CEX4 8 9 RST 10 P3.0/RxD 11 P3.1/TxD 12 P3.2/INT0 13 P3.3/INT1 14 P3.4/T0 15 P3.5/T1 16 P3.6/WR 17 P3.7/RD 18 XTAL2 19 XTAL1 20 VSS P2.0/A8 21 P2.1/A9 22 P2.2/A10 23 P2.3/A11 24 P2.4/A12 25 P2.5/A13 26 P2.6/A14 27 P2.7/A15 28 29 PSEN 30 ALE/PROG 31 EA/VPP P0.7/AD7 32 P0.6/AD6 33 P0.5/AD5 34 P0.4/AD4 35 P0.3/AD3 36 P0.2/AD2 37 P0.1/AD1 38 P0.0/AD0 39 VCC 40 UK1 AT89S52 图3.5 单片机与外界接口第10 页共27 页三级加密程序存储器。 32 个可编程I/O 口线。三个16 位定时器/计数器。八个中断源。全双工UART 串行通道。低功耗空闲和掉电模式。掉电后中断可唤醒。看门狗定时器。双数据指针。掉电标识符。 ②功能特性描述： AT89S52 是一种低功耗、高性能CMOS8 位微控制器，具有8K 在系统可编程Flash 存储器。使用Atmel 公司高密度非易失性存储器技术制造，与工业 80C51 产品指令和引脚完全兼容。片上Flash 允许程序存储器在系统可编程，亦适于常规编程器。在单芯片上，拥有灵巧的8 位CPU 和在系统可编程Flash，使得AT89S52 为众多嵌入式控制应用系统提供高灵活、超有效的解决方案。 AT89S52 具有以下标准功能： 8k 字节Flash，256 字节RAM， 32 位I/O 口线，看门狗定时器，2 个数据指针，三个16 位定时器/计数器，一个6 向量2 级中断结构，全双工串行口，片内晶振及时钟电路。另外，AT89S52 可降至 0Hz 静态逻辑操作，支持2 种软件可选择节电模式。空闲模式下，CPU 停止工作，允许RAM、定时器/计数器、串口、中断继续工作。掉电保护方式下， RAM 内容被保存，振荡器被冻结，单片机一切工作停止，直到下一个中断或硬件复位为止R8 位微控制器8K 字节在系统可编程Flash P0 口：P0 口是一个8 位漏极开路的双向I/O 口。作为输出口，每位能驱动8 个 TTL 逻辑电平。对P0 端口写“1”时，引脚用作高阻抗输入。当访问外部程序和数据存储器时，P0 口也被作为低8 位地址/数据复用。在这种模式下，P0 具有内部上拉电阻。在flash 编程时，P0 口也用来接收指令字节；在程序校验时，输出指令字节。程序校验时，需要外部上拉电阻。 P1 口：P1 口是一个具有内部上拉电阻的8 位双向I/O 口，p1 输出缓冲器能驱动4 个TTL 逻辑电平。对P1 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。此外，P1.0 和P1.2 分别作定时器/计数器2 的外部计数输入（P1.0/T2）和时器/计数器2 的触发输入（P1.1/T2EX），具体如下表所示。在flash 编程和校验时，P1 口接收低8 位地址字节。引脚号第二功能P1.0 T2 （定时器/计数器T2 的外部计数输入），时钟输出P1.1 T2EX（定时器/计数器 T2 的捕捉/ 重载触发信号和方向控制） P1.5 MOSI （在系统编程用） P1.6 MISO（在系统编程用）P1.7 SCK（在系统编程用） P2 口：P2 口是一个具有内部上拉电阻的8 位双向I/O 口，P2 输出缓冲器能驱动4 个TTL 逻辑电平。对P2 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。在访问外部程序存储器或用16 位地址读取外部数据存储器（例如执行MOVX @DPTR）时，P2 口送出高八位地址。在这种应用第11 页共27 页中，P2 口使用很强的内部上拉发送1。在使用8 位地址（如MOVX @RI）访问外部数据存储器时，P2 口输出P2 锁存器的内容。在flash 编程和校验时，P2 口也接收高8 位地址字节和一些控制信号。 P3 口：P3 口是一个具有内部上拉电阻的8 位双向I/O 口，p2 输出缓冲器能驱动4 个TTL 逻辑电平。对P3 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。P3 口亦作为AT89S52 特殊功能（第二功能）使用，如下表所示。在flash 编程和校验时，P3 口也接收一些控制信号。引脚号第二功能P3.0 RXD（串行输入）P3.1 TXD（串行输出）P3.2 INT0(外部中断0)P3.3 INT0(外部中断0)P3.4 T0（定时器0 外部输入）P3.5 T1（定时器1 外部输入）P3.6 WR(外部数据存储器写选通)P3.7 RD(外部数据存储器写选通)。 RST: 复位输入。晶振工作时，RST 脚持续2 个机器周期高电平将使单片机复位。看门狗计时完成后，RST 脚输出96 个晶振周期的高电平。特殊寄存器 AUXR(地址8EH)上的DISRTO 位可以使此功能无效。DISRTO 默认状态下，复位高电平有效。ALE/PROG：地址锁存控制信号（ALE）是访问外部程序存储器时，锁存低8 位地址的输出脉冲。在flash 编程时，此引脚（PROG）也用作编程输入脉冲。在一般情况下，ALE 以晶振六分之一的固定频率输出脉冲，可用来作为外部定时器或时钟使用。然而，特别强调，在每次访问外部数据存储器时，LE 脉冲将会跳过。如果需要，通过将地址为8EH的SFR 的第0 位置“1”， ALE 操作将无效。这一位置“1”，ALE 仅在执行MOVX 或MOVC 指令时有效。否则，ALE 将被微弱拉高。这个ALE 使能标志位（地址为8EH 的SFR 的第0 位）的设置对微控制器处于外部执行模式下无效。PSEN:外部程序存储器选通信号（PSEN）是外部程序存储器选通信号。当AT89S52 从外部程序存储器执行外部代码时，PSEN 在每个机器周期被激活两次，而在访问外部数据存储器时，PSEN 将不被激活。EA/VPP:访问外部程序存储器控制信号。为使能从 0000H 到FFFFH 的外部程序存储器读取指令，EA 必须接GND。为了执行内部程序指令，EA 应该接VCC。在flash 编程期间，EA 也接收12 伏VPP 电压。 XTAL1:振荡器反相放大器和内部时钟发生电路的输入端。XTAL2:振荡器反相放大器的输出端。 ③特殊功能寄存器特殊功能寄存器(SFR)的地址空间映象如表1 所示。并不是所有的地址都被定义了。片上没有定义的地址是不能用的。读这些地址，一般将得到一个随机数据；写入的数据将会无效。用户不应该给这些未定义的地址写入数据“1”。由于这些寄存器在将来可能被赋予新的功能，复位后，这些位都为“0”。定时器2 寄存器：寄存器T2CON 和T2MOD 包含定时器2 的控制位和状态位（如表2 和表3 所示），寄存器对RCAP2H 和RCAP2L 是定时器2 的捕捉/自动重载寄存器。中断寄存器：各中断允许位在IE 寄存器中，六个中断源的两个优先级也可在IE 中设置。 3.1.2 显示电路 LCD 与LED 的区别。第12 页共27 页 LED 仅仅是由8 个led 灯组成的数码显示器件，电路简单，操作容易。 LCD 是有点阵组成的显示器件，该器件电路和软件复杂，但是交互性好。该系统展示给用于的数据为频率值，用LED 数码管显示即可。 LED 数码管按段数分为七段数码管和八段数码管，八段数码管比七段数码管多一个发光二极管单元（多一个小数点显示）；按能显示多少个“8”可分为1 位、2 位、4 位等等数码管；按发光二极管单元连接方式分为共阳极数码管和共阴极数码管。共阳数码管是指将所有发光二极管的阳极接到一起形成公共阳极 (COM)的数码管。共阳数码管在应用时应将公共极COM 接到+5V，当某一字段发光二极管的阴极为低电平时，相应字段就点亮。当某一字段的阴极为高电平时，相应字段就不亮。。共阴数码管是指将所有发光二极管的阴极接到一起形成公共阴极(COM)的数码管。共阴数码管在应用时应将公共极COM 接到地线 GND 上，当某一字段发光二极管的阳极为高电平时，相应字段就点亮。当某一字段的阳极为低电平时，相应字段就不亮。数码管要正常显示，就要用驱动电路来驱动数码管的各个段码，从而显示出我们要的数字，因此根据数码管的驱动方式的不同，可以分为静态式和动态式两类。 ① 静态显示驱动静态驱动也称直流驱动。静态驱动是指每个数码管的每一个段码都由一个单片机的I/O 端口进行驱动，或者使用如BCD 码二-十进制译码器译码进行驱动。静态驱动的优点是编程简单，显示亮度高，缺点是占用I/O 端口多，如驱动 5 个数码管静态显示则需要5×8＝40 根I/O 端口来驱动，要知道一个89S51 单片机可用的I/O 端口才32 个呢：），实际应用时必须增加译码驱动器进行驱动，增加了硬件电路的复杂性。 ② 动态显示驱动数码管动态显示接口是单片机中应用最为广泛的一种显示方式之一，动态驱动是将所有数码管的8 个显示笔划"a,b,c,d,e,f,g,dp"的同名端连在一起，另外为每个数码管的公共极COM 增加位选通控制电路，位选通由各自独立的I/O 线控制，当单片机输出字形码时，所有数码管都接收到相同的字形码，但究竟是那个数码管会显示出字形，取决于单片机对位选通COM 端电路的控制，所以我们只要将需要显示的数码管的选通控制打开，该位就显示出字形，没有选通的数码管就不会亮。通过分时轮流控制各个数码管的的COM 端，就使各个数码管轮流受控显示，这就是动态驱动。在轮流显示过程中，每位数码管的点亮时间为 1～2ms，由于人的视觉暂留现象及发光二极管的余辉效应，尽管实际上各位数码管并非同时点亮，但只要扫描的速度足够快，给人的印象就是一组稳定的显示数据，不会有闪烁感，动态显示的效果和静态显示是一样的，能够节省大量的I/O 端口，而且功耗更低。由于我们使用的FPGA 芯片的型号为EPF10K10，有足够的IO 口分别去控制数码管的段选。这里我们采用动态显示方式。由于FPGA 的IO 口没有足够的驱动能力去驱动数码管，所以需要数码管的驱动电路，该驱动电路我们选择由三极管组成的电路，该电路简单，软件容易实现。其中一个数码管的驱动电路图如图3.6 所示。数码管为共阴极，当CS1=1 时，即三极管Q9 被饱和导通，则数码管的公共极被间接接地，数码管被选中，数据将在该管上显示，当CS=0 时，三极管Q9 被截至，则数码管的公共极被没有接地，即使CSA，CSB，CSC，CSD，CSE，第13 页共27 页 CSF，CSG，CSDP 被送入数据也不会有显示。 CSA，CSB，CSC，CSD，CSE，CSF，CSG，CSDP 分别为数码管的位选，哪一位为“1”，即相应的三极管饱和导通，则相应的数码管段被点亮。“0”为截止。相应的数码管段灭，这样数码管就有数字显示出来。我们在该系统使用了4 个数码管，使用动态显示，即通过片选，是每个数码管都亮一段时间，不断循环扫描，由于人的眼睛有一段时间的视觉暂留，所以给人的感觉是每个数码管同时亮的，这样4 个数码管就把4 位十进制数据就显示出来了。数码管驱动电路：由于单片机芯片没有足够的能力驱动4 个数码管，因此需要增加数码管驱动电路。驱动电路我们可以选择由三极管组成的电路，该电路简单，程序容易实现. 3.1.3 待测信号产生电路可变基准发生器模块的功能为：主要用于仿真外界的周期性变化的信号，用于电路的测试，对频率的精度没有要求，只要能产生周期性变化的信号即可。该部分不为频率计的组成部分，再加上为了节省成本我们使用LM555 芯片组建的多谐振振荡器电路电路如图3.7 所示，电容C,电阻RA 和RB 为外接元件，其工作原理为接通电源后，5V 电源经RA 和RB 给电容C 充电，由于电容上电压不能突变，电源刚接通时，555 内部比较器A1 输出高电平，A2 输出低电平，即RD=1,SD=0,基于RS 触发器置“1”，输出端Q 为高电平，此时，Q=0，使 A 1 2 f 3 g 4 e5 d A 6 8 c 7 DP 9 b10 a DS1 Q1 NPN Q2 NPN Q3 NPN Q4 NPN Q5 NPN Q6 NPN Q7 NPN Q8 NPN Q9 NPN VCC VCC VCC VCC VCC VCC VCC VCC A B C C D D E EF F G G DP DP AB 100 R1 100 R2 100 R3 100 R4 100 R5 100 R6 100 R7 100 R8 100 R9 1 2 3 4 5 6 7 8 9 P1 CS1 CSA CSA CSB CSB CSC CSC CSD CSD CSE CSE CSF CSF CSG CSG CSDP CSDP 图3.6 显示电路第14 页共27 页内部放电管截止。当电容两端电压Vc 上升到大于5V 的电压的三分之一时，RD=1,SD=1,基本 RS 触发器状态不变，即输出端Q 仍为高电平，当电容两端电压Vc 上升到略大于2*5V/3 是，RN=0,SD=1,基本RS 触发器置0，输出端Q 为低电平，这时Q=1，使内部放电管饱和导通。于是电容C 经RB 和内部的放电管放电，电容两端电压按指数规律减小。当电容两端电压下降到略小于5V 电压的三分之一时，内部比较器A1 输出高电平，A2 输出低电平，基本RS 触发器置1，输出高电平，这时，Q=0，内部放电管截止，于是电容结束放电，如此循环不止，输出端就得到了一系列矩形脉冲。如图3.8 所示。电路参数的计算：为了使Q 端输出频率可变，RB 用电位器来取代。电容选择如果选择105的独石电容，即C=1uF= uF ，RA选1K的电10106 2 TRIG OUT 3 4 RST CVOL5T 6 THR 7 DISC 8 VCC GND1 U1 LM555CJ RA C VCC RB 5V VCC 图3.7 待测信号产生电路图3.8 LM555 工作时电流变化第15 页共27 页阻，RB 选择5K的电位器，由公示f =1.443/RA+RBC计算可得：当RB=0 时，f=1.443KHz, 当RB=5K 时， f=240Hz, 由此可得，该电路的输出频率范围为： 240~1443(Hz)。元器件的简介 LM555/LM555C 系列是美国国家半导体公司的时基电路。我国和世界各大集成电路生产商均有同类产品可供选用，是使用极为广泛的一种通用集成电路。LM555/LM555C 系列功能强大、使用灵活、适用范围宽，可用来产生时间延迟和多种脉冲信号，被广泛用于各种电子产品中。 555 时基电路有双极型和CMOS 型两种。LM555/LM555C 系列属于双极型。优点是输出功率大，驱动电流达200mA。而另一种CMOS 型的优点是功耗低、电源电压低、输入阻抗高，但输出功率要小得多，输出驱动电流只有几毫安。另外还有一种双时基电路LM556，14 脚封装，内部有两个相同的时基电路单元。特性简介：直接替换SE555/NE555。定时时间从微秒级到小时级。可工作于无稳态和单稳态两种方式。可调整占空比。输出端可接收和提供200mA 电流。输出电压与TTL 电平兼容。温度稳定性好于0.005%/℃。应用范围精确定时。脉冲发生连续定时频率变换脉冲宽度调制脉冲相位调制电路特点： LM555 时基电路内部由分压器、比较器、触发器、输出管和放电管等组成，是模拟电路和数字电路的混合体。其中6 脚为阀值端（TH），是上比较器的输入。2 脚为触发端（ TR ），是下比较器的输入。3 脚为输出端（OUT），有0 和1 两种状态，它的状态由输入端所加的电平决定。7 脚为放电端（DIS），是内部放电管的输出，它有悬空和接地两种状态，也是由输入端的状态决定。4 脚为复位端（R），叫上低电平（ 2/3VCC 是高电平 1， 1/3VCC 是高电平1，7V，由此可以看出 LM7805 将正常工作，输出电压为5V。电路如图3.10 所示。元器件的选型与电路参数的计算： LM7805 芯片简介：外形图及引脚排列H 7805 系列为3 端正稳压电路,TO-220 封装，能提供多种固定的输出电压，应用范围广。内含过流、过热和过载保护电路。带散热片时，输出电流可达1A。虽然是固定稳压电路，但使用外接元件，可获得不同的电压和电流。主要特点： 1 IN 3 OUT 2 GND U1 LM7805 Q1 PNP Q2 PNP Q3 NPN R1 R2 R3 0.33uF C1 0.1uF C2 D1 D2 1N4007 D3 D4 0.1uF C4 10UF C5 1 2 5V 图3.10 第20 页共27 页输出电流可达2A。输出电压有：5V。过热保护。短路保护。输出晶体管SOA 保护。 7805 的功能框图如图3.11：注意：输入电压，即为纹波电压中的低值点，都必须高于所需输出电压2V 以上。当稳压器远离电源滤波器时，要求用C1。 CO 可改善稳定性和瞬态响应。该模块的不足和对进一步完善提出建议：该模块的不足：转换的效率低：线性稳压器的效率直接与其调整管所消耗的功率有关。调整管的功耗等于电流×(输入电压-输出电压)，由此可见，有些情况下调整管会产生较大损耗。例如，负载为1A 时，将10V 的电压降至5V 输出，线性稳压器的功耗为5W。效率将低于50%。该电路将会很耗电。散热问题：由上可知线性稳压器的功耗将在高于总电路的50%，例如，我们的电路功率为10W，那么线性稳压器的功率将会高于5W，这5W 的99%将通过热量散失到外界，如果散热管理不适当将会使整个系统在高温下工作，影响整个系统的性能之外，也严重的影响着整个系统的寿命。提出建议：线性稳压器的低效率迫使寻求新的改进方案，开关电源引起人们的关注。根据开关电源的工作原理，在不同负载和电压下，一个设计良好的开关电源的效率可达90%甚至更高。这相比线性稳压器，效率提高了40%。通过直观的比较，开关电源降压的优势便体现出来了，其他开关电源的拓扑结构同样具有相近或是更高的效率。开关电源设计不仅仅具有高效率这一主要优势，由于功耗的降低还带来许多直接的好处。例如，与低效率的竞争产品相比，开关电源的散热片面积大大减小。降低了对热管理的要求；而且更重要的是，由于器件不会工作在低效的高温环境中，大大提高了器件的可靠性，进而延长工作寿命。图3.11 第21 页共27 页 3.2 软件设计 3.2.1 编程语言的选择：汇编和C 语言汇编语言(Assembly Language)是面向机器的程序设计语言在汇编语合中，用助记符(Memoni)代替操作码，用地址符号(Symbol)或标号 (Label)代替地址码。这样用符号代替机器语言的二进制码，就把机器语言变成了汇编语言。于是汇编语言亦称为符号语言。使用汇编语言编写的程序，机器不能直接识别，要由一种程序将汇编语言翻译成机器语言，这种起翻译作用的程序叫汇编程序，汇编程序是系统软件中语言处理系统软件。汇编程序把汇编语言翻译成机器语言的过程称为汇编。汇编语言比机器语言易于读写、易于调试和修改，同时也具有机器语言执行速度快，占内存空间少等优点，但在编写复杂程序时具有明显的局限性，汇编语言依赖于具体的机型，不能通用，也不能在不同机型之间移植。 C 语言发展如此迅速, 而且成为最受欢迎的语言之一, 主要因为它具有强大的功能。许多著名的系统软件, 如DBASE Ⅲ PLUS、DBASE Ⅳ 都是由C 语言编写的。用C 语言加上一些汇编语言子程序, 就更能显示C 语言的优势了, 象PC- DOS 、WORDSTAR 等就是用这种方法编写的。归纳起来C 语言具有下列特点: ①C 是中级语言它把高级语言的基本结构和语句与低级语言的实用性结合起来。C 语言可以象汇编语言一样对位、字节和地址进行操作, 而这三者是计算机最基本的工作单元。 ② C 是结构式语言结构式语言的显著特点是代码及数据的分隔化, 即程序的各个部分除了必要的信息交流外彼此独立。这种结构化方式可使程序层次清晰, 便于使用、维护以及调试。C 语言是以函数形式提供给用户的, 这些函数可方便的调用, 并具有多种循环、条件语句控制程序流向, 从而使程序完全结构化。 ③C 语言功能齐全 C 语言具有各种各样的数据类型, 并引入了指针概念, 可使程序效率更高。另外C 语言也具有强大的图形功能, 支持多种显示器和驱动器。而且计算功能、逻辑判断功能也比较强大, 可以实现决策目的。 ④C 语言适用范围大 C 语言比汇编更容易编写和移植，虽然该程序对时间要求比较严格但是如果我们使用定时器的话对，这样就既可以解决用延时带来的不精确的问题，也提高了编写程序的效率。 3.2.2 程序流程图： ⑴主程序该计数器时通过计数或定时来完成计算待测信号的频率的，所以频率的计算都是在中断里完成的。主函数的流程图如图3.12 为：第22 页共27 页检测一个信号首先在1 秒钟中内对待测频率计数，通过定时器0 来定时1 秒。通过计数器1 对待测频率计数，通过这种方法检测出待测信号的频率，如果频率小于2 的话，通过这种方法检测出来的频率精度会很低，所以如果频率低于2Hz，用计数器1 来检测两个下降沿，在两个下降沿内，运行定时器0，通过这种方法计算频率比较低的信号。两种方案的选择由变量flag 控制，对一个未知频率信号，我们先假设该频率高于2Hz，当用第一种方法检测出来的值小于2Hz，我通过对变量的控制执行第二种方案。定时器/计数器0 和定时器/计数器1 的主要作用：首先当待测信号送入到频率计时，频率计将该信号作为频率大于2Hz 出来，定时器/计数器0 设为定时模式，定时器/计数器1 设为计数模式。定时器0 的作用为定时1 秒，在这一秒里，计数器1 对待测信号计数。由此可以测出待测的频图3.12 主程序流程图第23 页共27 页率值，当检测到的频率值小于2Hz 时，频率计自动转换到对低频信号处理模式，定时器1 的作用将变为自动检测待测频率的下降沿，定时器0 的作用是在相邻的两个下降沿里计时。由此可以测出频率小于2 的信号。定时器0 的程序流程图如图3.13。计数器1 的程序流程图如图3.14 所示。如图3.13 定时器0 中断流程序图3.14 定时器1 中断流程图 Y N 第24 页共27 页打开Keil C，单击“工程”菜单中的“目标Target1 属性”，跳出一个设置“目标 Target1 属性”的对话框。打开“输入”页，在产生执行文件的框里，把“E 生成HEX 文件”前的钩打上，重新编译，即工程所在的文件夹里会产生一个HEX 格式的文件。用keil C 即可产生的HEX 的二进制文件，既可以在PROTES 中仿真使用，也可以下载到单片机中运行。 3.3 电路板的制作 3.3.1 元器件的封装在设计装配方式之前，要求将系统的电路基本定型，同时还要根据整机的体积以及机壳的尺寸来安排元器件在印刷电路板上的装配方式。具体做这一步工作时，可以先确定好印刷电路板的尺寸，然后将元器件配齐，根据元器件种类和体积以及技术要求将其布局在印刷电路板上的适当位置。可以先从体积较大的器件开始，如电源变压器、磁棒、全桥、集成电路、三极管、二极管、电容器、电阻器、各种开关、接插件、电感线圈等。待体积较大的元器件布局好之后，小型及微型的电子元器件就可以根据间隙面积灵活布配。二极管、电感器、阻容元件的装配方式一般有直立式、俯卧式和混合式三种。 ①直立式。电阻、电容、二极管等都是竖直安装在印刷电路板上的。这种方式的特点是：在一定的单位面积内可以容纳较多的电子元件，同时元件的排列也比较紧凑。缺点是：元件的引线过长，所占高度大，且由于元件的体积尺寸不一致，其高度不在一个平面上，欠美观，元器件引脚弯曲，且密度较大，元器件之间容易引脚碰触，可靠性欠佳，且不太适合频率较高的电路采用。 ②俯卧式。二极管、电容、电阻等元件均是俯卧式安装在印刷电路板上的。这样可以明显地降低元件的排列高度，可实现薄形化，同时元器件的引线也最短，适合于较高工作频率的电路采用，也是目前采用得最广泛的一种安装方式。 ③混合式。为了适应各种不同条件的要求或某些位置受面积所限，在一块印刷电路板上，有的元器件采用直立式安装，也有的元器件则采用俯卧式安装。这受到电路结构各式以及机壳内空间尺寸的制约，同时也与所用元器件本身的尺寸和结构形式有关，可以灵活处理。 1、单片机：单片机使用双列直插式DIP 封装，40 个引脚，每个引脚的距离为100mil。封装模型如图3.18 所示：图3.18 单片机PCB 模型第25 页共27 页 2、数码管的封装：数码管的封装采用LEDDIP-10，但是因为每个厂家生产出来的段选并不是都是相同的，但是没必要重新设计数码管的封装，仅仅检查引脚分配即可，在本设计使用的数码管引脚分配如图3.19 所示。其他元器件封装：电阻AXIAL 无极性电容RAD 电解电容RB 电位器VR 二极管DIODE 三极管、场效应管TO 电源稳压块78 系列TO－220 单排多针插座SIP 双列直插元件DIP 晶振XTAL1 3.5 软硬件结合测试当给电板通电时，LM555 的3 号输出引脚的电压为2.5V 左右。说明输出脉冲的占空比为50％。通过通过示波器查看波形，和理论的波形一致，通过调节电位器可以改变输出波形的频率。图3.19 元器件引脚映射第26 页共27 页数码管显示当调节电位器时，数码管的显示也是在理论范围只内的。第27 页共27 页致谢在本论文结束之际，回想本科阶段的学习和生活，感慨甚多，毕业课题和论文是在导师郑老师的指导下完成的，同时也要感谢自动化教研室的老师，感谢他们的耐心指导。感谢所有帮助和支持过我的人。郑老师对论文的进展付出了大量的汗水和心血，并给予了许多具体的实验指导方案，在论文的最后成稿中提出了许多宝贵的意见，从而使论文的质量得以提高，从郑老师身上，我学到的不仅是做学问、搞科研的态度、方法和毅力，而且更多的是做人的准则。借此论文完成之际，向郑老师表示深深的谢意！最后，再一次向关心和帮助我的各位表示我衷心的感谢和深深的敬意！

本课程用VC#.NET结合OpenGL，从无到有开发一个功能较完整的小型交互式CAD系统。作者有交互式CAD系统、动态几何系统开发经验。出版过交互式CAD系统开发方面的图书。课程先讲准备知识，然后讲整个系统的开发思路和...

3 1. 一般规则 1.1 PCB板上预划分数字、模拟、DAA信号布线区域。 1.2 数字、模拟元器件及相应走线尽量分开并放置於各自的布线区域内。 1.3 高速数字信号走线尽量短。 1.4 敏感模拟信号走线尽量短。 1.5 合理分配电源和地。 1.6 DGND、AGND、实地分开。 1.7 电源及临界信号走线使用宽线。 1.8 数字电路放置於并行总线/串行DTE接口附近，DAA电路放置於电话线接口附近。 2. 元器件放置 2.1 在系统电路原理图中： a) 划分数字、模拟、DAA电路及其相关电路； b) 在各个电路中划分数字、模拟、混合数字/模拟元器件； c) 注意各IC芯片电源和信号引脚的定位。 2.2 初步划分数字、模拟、DAA电路在PCB板上的布线区域(一般比例2/1/1)，数字、模拟元器件及其相应走线尽量远离并限定在各自的布线区域内。 Note:当DAA电路占较大比重时，会有较多控制/状态信号走线穿越其布线区域，可根据当地规则限定做调整，如元器件间距、高压抑制、电流限制等。 2.3 初步划分完毕後，从Connector和Jack开始放置元器件： a) Connector和Jack周围留出插件的位置； b) 元器件周围留出电源和地走线的空间； c) Socket周围留出相应插件的位置。 2.4 首先放置混合型元器件(如Modem器件、A/D、D/A转换芯片等)： a) 确定元器件放置方向，尽量使数字信号及模拟信号引脚朝向各自布线区域； b) 将元器件放置在数字和模拟信号布线区域的交界处。 2.5 放置所有的模拟器件： a) 放置模拟电路元器件，包括DAA电路； b) 模拟器件相互靠近且放置在PCB上包含TXA1、TXA2、RIN、VC、VREF信号走线的一面； c) TXA1、TXA2、RIN、VC、VREF信号走线周围避免放置高噪声元器件； d) 对於串行DTE模块，DTE EIA/TIA-232-E 系列接口信号的接收/驱动器尽量靠近Connector并远离高频时钟信号走线，以减少/避免每条线上增加的噪声抑制器件，如阻流圈和电容等。 2.6 放置数字元器件及去耦电容： a) 数字元器件集中放置以减少走线长度； b) 在IC的电源/地间放置0.1uF的去耦电容，连接走线尽量短以减小EMI； c) 对并行总线模块，元器件紧靠 Connector边缘放置，以符合应用总线接口标准，如ISA总线走线长度限定在2.5in； d) 对串行DTE模块，接口电路靠近Connector； e) 晶振电路尽量靠近其驱动器件。 2.7 各区域的地线，通常用0 Ohm电阻或bead在一点或多点相连。 3. 信号走线 3.1 Modem信号走线中，易产生噪声的信号线和易受干扰的信号线尽量远离，如无法避免时要用中性信号线隔离。 Modem易产生噪声的信号引脚、中性信号引脚、易受干扰的信号引脚如下表所示： 3.2 数字信号走线尽量放置在数字信号布线区域内；模拟信号走线尽量放置在模拟信号布线区域内； (可预先放置隔离走线加以限定，以防走线布出布线区域) 数字信号走线和模拟信号走线垂直以减小交叉耦合。 3.3 使用隔离走线(通常为地)将模拟信号走线限定在模拟信号布线区域。 a) 模拟区隔离地走线环绕模拟信号布线区域布在PCB板两面，线宽50-100mil； b) 数字区隔离地走线环绕数字信号布线区域布在PCB板两面，线宽50-100mil，其中一面PCB板边应布200mil宽度。 3.4 并行总线接口信号走线线宽>10mil(一般为12-15mil)，如/HCS、/HRD、/HWT、/RESET。 3.5 模拟信号走线线宽>10mil(一般为12-15mil)，如MICM、MICV、SPKV、VC、VREF、TXA1、TXA2、RXA、TELIN、TELOUT。 3.6 所有其它信号走线尽量宽，线宽>5mil(一般为 10mil)，元器件间走线尽量短(放置器件时应预先考虑)。 3.7 旁路电容到相应IC的走线线宽>25mil，并尽量避免使用过孔。 3.8 通过不同区域的信号线(如典型的低速控制/状态信号)应在一点(首选)或两点通过隔离地线。如果走线只位於一面，隔离地线可走到PCB的另一面以跳过信号走线而保持连续。 3.9 高频信号走线避免使用90度角弯转，应使用平滑圆弧或45度角。 3.10 高频信号走线应减少使用过孔连接。 3.11 所有信号走线远离晶振电路。 3.12 对高频信号走线应采用单一连续走线，避免出现从一点延伸出几段走线的情况。 3.13 DAA电路中，穿孔周围(所有层面)留出至少60mil的空间。 3.14 清除地线环路，以防意外电流回馈影响电源。 4. 电源 4.1 确定电源连接关系。 4.2 数字信号布线区域中，用10uF电解电容或钽电容与0.1uF瓷片电容并联後接在电源/地之间.在PCB板电源入口端和最远端各放置一处，以防电源尖峰脉冲引发的噪声干扰。 4.3 对双面板，在用电电路相同层面中，用两边线宽为 200mil的电源走线环绕该电路。(另一面须用数字地做相同处理) 4.4 一般地，先布电源走线，再布信号走线。 5. 地 5.1双面板中，数字和模拟元器件(除DAA)周围及下方未使用之区域用数字地或模拟地区域填充，各层面同类地区域连接在一起，不同层面同类地区域通过多个过孔相连:Modem DGND引脚接至数字地区域，AGND引脚接至模拟地区域;数字地区域和模拟地区域用一条直的空隙隔开。 5.2 四层板中，使用数字和模拟地区域覆盖数字和模拟元器件(除DAA)；Modem DGND引脚接至数字地区域，AGND引脚接至模拟地区域;数字地区域和模拟地区域用一条直的空隙隔开。 5.3 如设计中须EMI过滤器，应在接口插座端预留一定空间，绝大多数EMI器件(Bead/电容)均可放置在该区域;未使用之区域用地区域填充，如有屏蔽外壳也须与之相连。 5.4 每个功能模块电源应分开。功能模块可分为：并行总线接口、显示、数字电路(SRAM、EPROM、Modem)和DAA等，每个功能模块的电源/地只能在电源/地的源点相连。 5.5 对串行DTE模块，使用去耦电容减少电源耦合，对电话线也可做相同处理。 5.6 地线通过一点相连，如可能，使用Bead；如抑制EMI需要，允许地线在其它地方相连。 5.7 所有地线走线尽量宽，25-50mil。 5.8 所有IC电源/地间的电容走线尽量短，并不要使用过孔。 6. 晶振电路 6.1 所有连到晶振输入/输出端(如XTLI、XTLO)的走线尽量短，以减少噪声干扰及分布电容对Crystal的影响。XTLO走线尽量短，且弯转角度不小於45度。(因XTLO连接至上升时间快，大电流之驱动器) 6.2 双面板中没有地线层，晶振电容地线应使用尽量宽的短线连接至器件上离晶振最近的DGND引脚，且尽量减少过孔。 6.3 如可能，晶振外壳接地。 6.4 在XTLO引脚与晶振/电容节点处接一个100 Ohm电阻。 6.5 晶振电容的地直接连接至 Modem的GND引脚，不要使用地线区域或地线走线来连接电容和Modem的GND引脚。 7. 使用EIA/TIA-232接口的独立Modem设计 7.1 使用金属外壳。如果须用塑料外壳，应在内部贴金属箔片或喷导电物质以减小EMI。 7.2 各电源线上放置相同模式的Choke。 7.3 元器件放置在一起并紧靠EIA/TIA-232接口的Connector。 7.4 所有EIA/TIA-232器件从电源源点单独连接电源/地。电源/地的源点应为板上电源输入端或调压芯片的输出端。 7.5 EIA/TIA-232电缆信号地接至数字地。针对模拟信号，再作一些详细说明：模拟电路的设计是工程师们最头疼、但也是最致命的设计部分，尽管目前数字电路、大规模集成电路的发展非常迅猛，但是模拟电路的设计仍是不可避免的，有时也是数字电路无法取代的，例如 RF 射频电路的设计！这里将模拟电路设计中应该注意的问题总结如下，有些纯属经验之谈，还望大家多多补充、多多批评指正！... （1）为了获得具有良好稳定性的反馈电路，通常要求在反馈环外面使用一个小电阻或扼流圈给容性负载提供一个缓冲。（2）积分反馈电路通常需要一个小电阻（约 560 欧）与每个大于 10pF 的积分电容串联。（3）在反馈环外不要使用主动电路进行滤波或控制 EMC 的 RF 带宽，而只能使用被动元件（最好为 RC 电路）。仅仅在运放的开环增益比闭环增益大的频率下，积分反馈方法才有效。在更高的频率下，积分电路不能控制频率响应。（4）为了获得一个稳定的线性电路，所有连接必须使用被动滤波器或其他抑制方法（如光电隔离）进行保护。（5）使用 EMC 滤波器，并且与 IC 相关的滤波器都应该和本地的 0V 参考平面连接。（6）在外部电缆的连接处应该放置输入输出滤波器，任何在没有屏蔽系统内部的导线连接处都需要滤波，因为存在天线效应。另外，在具有数字信号处理或开关模式的变换器的屏蔽系统内部的导线连接处也需要滤波。（7）在模拟 IC 的电源和地参考引脚需要高质量的 RF 去耦，这一点与数字 IC 一样。但是模拟 IC 通常需要低频的电源去耦，因为模拟元件的电源噪声抑制比（PSRR）在高于 1KHz 后增加很少。在每个运放、比较器和数据转换器的模拟电源走线上都应该使用 RC 或 LC 滤波。电源滤波器的拐角频率应该对器件的 PSRR 拐角频率和斜率进行补偿，从而在整个工作频率范围内获得所期望的 PSRR 。（8）对于高速模拟信号，根据其连接长度和通信的最高频率，传输线技术是必需的。即使是低频信号，使用传输线技术也可以改善其抗干扰性，但是没有正确匹配的传输线将会产生天线效应。（9）避免使用高阻抗的输入或输出，它们对于电场是非常敏感的。（10）由于大部分的辐射是由共模电压和电流产生的，并且因为大部分环境的电磁干扰都是共模问题产生的，因此在模拟电路中使用平衡的发送和接收（差分模式）技术将具有很好的 EMC 效果，而且可以减少串扰。平衡电路（差分电路）驱动不会使用 0V 参考系统作为返回电流回路，因此可以避免大的电流环路，从而减少 RF 辐射。（11）比较器必须具有滞后（正反馈），以防止因为噪声和干扰而产生的错误的输出变换，也可以防止在断路点产生振荡。不要使用比需要速度更快的比较器（将 dV/dt 保持在满足要求的范围内，尽可能低）。（12）有些模拟 IC 本身对射频场特别敏感，因此常常需要使用一个安装在 PCB 上，并且与 PCB 的地平面相连接的小金属屏蔽盒，对这样的模拟元件进行屏蔽。注意，要保证其散热条件 PCB布线规则2 连线精简原则连线要精简，尽可能短，尽量少拐弯，力求线条简单明了，特别是在高频回路中，当然为了达到阻抗匹配而需要进行特殊延长的线就例外了，例如蛇行走线等。安全载流原则铜线的宽度应以自己所能承载的电流为基础进行设计，铜线的载流能力取决于以下因素：线宽、线厚（铜铂厚度）、允许温升等，下表给出了铜导线的宽度和导线面积以及导电电流的关系（军品标准），可以根据这个基本的关系对导线宽度进行适当的考虑。印制导线最大允许工作电（导线厚50um，允许温升10℃）导线宽度（Mil）导线电流（A） 10 1 15 1.2 20 1.3 25 1.7 30 1.9 50 2.6 75 3.5 100 4.2 200 7.0 250 8.3 相关的计算公式为： I=KT0.44A0.75 其中: K 为修正系数，一般覆铜线在内层时取0.024，在外层时取0.048； T 为最大温升，单位为℃; A 为覆铜线的截面积，单位为mil（不是mm，注意）； I 为允许的最大电流，单位是A。电磁抗干扰原则电磁抗干扰原则涉及的知识点比较多，例如铜膜线的拐弯处应为圆角或斜角（因为高频时直角或者尖角的拐弯会影响电气性能）双面板两面的导线应互相垂直、斜交或者弯曲走线，尽量避免平行走线，减小寄生耦合等。一、通常一个电子系统中有各种不同的地线，如数字地、逻辑地、系统地、机壳地等，地线的设计原则如下： 1、正确的单点和多点接地在低频电路中，信号的工作频率小于1MHZ，它的布线和器件间的电感影响较小，而接地电路形成的环流对干扰影响较大，因而应采用一点接地。当信号工作频率大于10MHZ 时，如果采用一点接地，其地线的长度不应超过波长的1/20，否则应采用多点接地法。 2、数字地与模拟地分开若线路板上既有逻辑电路又有线性电路，应尽量使它们分开。一般数字电路的抗干扰能力比较强，例如TTL 电路的噪声容限为0.4~0.6V，CMOS 电路的噪声容限为电源电压的0.3~0.45 倍，而模拟电路只要有很小的噪声就足以使其工作不正常，所以这两类电路应该分开布局布线。 3、接地线应尽量加粗若接地线用很细的线条，则接地电位会随电流的变化而变化，使抗噪性能降低。因此应将地线加粗，使它能通过三倍于印制板上的允许电流。如有可能接地线应在2~3mm 以上。 4、接地线构成闭环路只由数字电路组成的印制板，其接地电路布成环路大多能提高抗噪声能力。因为环形地线可以减小接地电阻，从而减小接地电位差。二、配置退藕电容 PCB 设计的常规做法之一是在印刷板的各个关键部位配置适当的退藕电容，退藕电容的一般配置原则是：电源的输入端跨接10~100uf 的电解电器，如果印制电路板的位置允许，采用100uf 以上的电解电容器抗干扰效果会更好。原则上每个集成电路芯片都应布置一个0.01uf~`0.1uf 的瓷片电容，如遇印制板空隙不够，可每4~8 个芯片布置一个1~10uf 的钽电容（最好不用电解电容，电解电容是两层薄膜卷起来的，这种卷起来的结构在高频时表现为电感，最好使用钽电容或聚碳酸酝电容）。对于抗噪能力弱、关断时电源变化大的器件，如RAM、ROM 存储器件，应在芯片的电源线和地线之间直接接入退藕电容。电容引线不能太长，尤其是高频旁路电容不能有引线。三、过孔设计在高速PCB 设计中，看似简单的过孔也往往会给电路的设计带来很大的负面效应，为了减小过孔的寄生效应带来的不利影响，在设计中可以尽量做到：从成本和信号质量两方面来考虑，选择合理尺寸的过孔大小。例如对6- 10 层的内存模块PCB 设计来说，选用10/20mil（钻孔/焊盘）的过孔较好，对于一些高密度的小尺寸的板子，也可以尝试使用8/18Mil 的过孔。在目前技术条件下，很难使用更小尺寸的过孔了（当孔的深度超过钻孔直径的6 倍时，就无法保证孔壁能均匀镀铜）；对于电源或地线的过孔则可以考虑使用较大尺寸，以减小阻抗。使用较薄的PCB 板有利于减小过孔的两种寄生参数。 PCB 板上的信号走线尽量不换层，即尽量不要使用不必要的过孔。电源和地的管脚要就近打过孔，过孔和管脚之间的引线越短越好。在信号换层的过孔附近放置一些接地的过孔，以便为信号提供最近的回路。甚至可以在PCB 板上大量放置一些多余的接地过孔。四、降低噪声与电磁干扰的一些经验能用低速芯片就不用高速的，高速芯片用在关键地方。可用串一个电阻的方法，降低控制电路上下沿跳变速率。尽量为继电器等提供某种形式的阻尼，如RC 设置电流阻尼。使用满足系统要求的最低频率时钟。时钟应尽量靠近到用该时钟的器件，石英晶体振荡器的外壳要接地。用地线将时钟区圈起来，时钟线尽量短。石英晶体下面以及对噪声敏感的器件下面不要走线。时钟、总线、片选信号要远离I/O 线和接插件。时钟线垂直于I/O 线比平行于I/O 线干扰小。 I/O 驱动电路尽量靠近PCB 板边，让其尽快离开PCB。对进入PCB 的信号要加滤波，从高噪声区来信号也要加滤波，同时用串终端电阻的办法，减小信号反射。 MCU 无用端要接高，或接地，或定义成输出端，集成电路上该接电源、地的端都要接，不要悬空。闲置不用的门电路输入端不要悬空，闲置不用的运放正输入端接地，负输入端接输出端。印制板尽量使用45 折线而不用90 折线布线，以减小高频信号对外的发射与耦合。印制板按频率和电流开关特性分区，噪声元件与非噪声元件呀距离再远一些。单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗。模拟电压输入线、参考电压端要尽量远离数字电路信号线，特别是时钟。对A/D 类器件，数字部分与模拟部分不要交叉。元件引脚尽量短，去藕电容引脚尽量短。关键的线要尽量粗，并在两边加上保护地，高速线要短要直。对噪声敏感的线不要与大电流，高速开关线并行。弱信号电路，低频电路周围不要形成电流环路。任何信号都不要形成环路，如不可避免，让环路区尽量小。每个集成电路有一个去藕电容。每个电解电容边上都要加一个小的高频旁路电容。用大容量的钽电容或聚酷电容而不用电解电容做电路充放电储能电容，使用管状电容时，外壳要接地。对干扰十分敏感的信号线要设置包地，可以有效地抑制串扰。信号在印刷板上传输，其延迟时间不应大于所有器件的标称延迟时间。环境效应原则要注意所应用的环境，例如在一个振动或者其他容易使板子变形的环境中采用过细的铜膜导线很容易起皮拉断等。安全工作原则要保证安全工作，例如要保证两线最小间距要承受所加电压峰值，高压线应圆滑，不得有尖锐的倒角，否则容易造成板路击穿等。组装方便、规范原则走线设计要考虑组装是否方便，例如印制板上有大面积地线和电源线区时（面积超过50平方毫米），应局部开窗口以方便腐蚀等。此外还要考虑组装规范设计，例如元件的焊接点用焊盘来表示，这些焊盘（包括过孔）均会自动不上阻焊油，但是如用填充块当表贴焊盘或用线段当金手指插头，而又不做特别处理，（在阻焊层画出无阻焊油的区域），阻焊油将掩盖这些焊盘和金手指，容易造成误解性错误；SMD 器件的引脚与大面积覆铜连接时，要进行热隔离处理，一般是做一个Track 到铜箔，以防止受热不均造成的应力集中而导致虚焊；PCB上如果有Φ12 或方形12mm 以上的过孔时，必须做一个孔盖，以防止焊锡流出等。经济原则遵循该原则要求设计者要对加工，组装的工艺有足够的认识和了解，例如5mil 的线做腐蚀要比8mil 难，所以价格要高，过孔越小越贵等热效应原则在印制板设计时可考虑用以下几种方法：均匀分布热负载、给零件装散热器，局部或全局强迫风冷。从有利于散热的角度出发，印制板最好是直立安装，板与板的距离一般不应小于2cm，而且器件在印制板上的排列方式应遵循一定的规则：同一印制板上的器件应尽可能按其发热量大小及散热程度分区排列，发热量小或耐热性差的器件（如小信号晶体管、小规模集成电路、电解电容等）放在冷却气流的最上（入口处），发热量大或耐热性好的器件（如功率晶体管、大规模集成电路等）放在冷却气流最下。在水平方向上，大功率器件尽量靠近印刷板的边沿布置，以便缩短传热路径；在垂直方向上，大功率器件尽量靠近印刷板上方布置，以便减少这些器件在工作时对其他器件温度的影响。对温度比较敏感的器件最好安置在温度最低的区域（如设备的底部），千万不要将它放在发热器件的正上方，多个器件最好是在水平面上交错布局。设备内印制板的散热主要依靠空气流动，所以在设计时要研究空气流动的路径，合理配置器件或印制电路板。采用合理的器件排列方式，可以有效地降低印制电路的温升。此外通过降额使用，做等温处理等方法也是热设计中经常使用的手段。

系列文章目录第一章：VC++ ini配置文件封装类源代码第二章：VC++实现二维码(显示+保存图片)功能源代码第三章：VC++ 调节系统音量(与任务栏音量同步)源代码提示：写完文章后，目录可以自动生成，如何生成可参考右边的帮助文档文章目录系列文章目录前言一、pandas是什么？二、使用步骤 1.引入库 2.读入数据总结前言提示：这里可以添加本文要记录的大概内容：例如：随着人工智能的不断发展，机器学习这门技术也越来越重要，很多人都开启..

下载资源悬赏专区

12,795

社区成员

12,332,767

社区内容

发帖

与我相关

我的任务

其他技术论坛（原bbs）

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章