axi4中rlast初试为高，怎样让它初始为低呢

东小风 2019-08-28 09:47:49

使用的vivado的mig ip核

...全文

121 1 打赏收藏转发到动态举报

写回复

1 条回复

切换为时间正序

请发表友善的回复…

发表回复

东小风 2019-08-28

打赏
举报

回复

引用楼主东小风的回复:

使用的vivado的mig ip核

例如，如果要进行一个长度为 4 的突发写操作，那么在第一个、第二个和第三个数据传输周期中，WLAST 信号都会为 0，表示突发传输还没有结束。在第四个数据传输周期中，WLAST 信号会变为 1，表示突发传输结束。总线协议中的 WLAST 信号是一个重要的信号，它在 AXI 协议中用来标识一个突发（Burst）传输的最后一个数据传输周期。在 AXI 协议中，可以通过突发模式进行高效的大数据量传输。信号为 1 时，表示当前的数据传输周期是突发传输的最后一个周期。需要注意的是，WLAST 信号只在写操作中使用。

本文参考米联客2020 版AXI4 总线专题 xilinx的AXI总线包括了AXI4 、AXI4-Lite以及AXI4-Stream三种。 AXI4：（For high-performance memory-mapped requirements.）主要面向高性能地址映射通信的需求，是面向地址映射的接口，允许最大256 轮的数据突发传输； AXI4-Lite：（For simple, low-throughput memory-mapped communication ）是一个轻量级的地址映射单次传输接

1、什么是AXI4-Stream？ AXI 表示 Advanced eXtensible Interface（高级可扩展接口），它是由 Arm 定义的接口协议，包含在“高级微控制器总线架构 AMBA”标准中。 AXI4 接口 (AMBA 4.0) 分 3 种类型： AXI4 (AXI4-Full)：用于满足高性能存储器映射需求。 AXI4-Lite：用于简单的低吞吐量存储器映射通信（例如，往来于状态寄存器的通信）。 AXI4-Stream：用于高速流传输数据。 ...

AXI中一次突发不能越过4K边界! 4k边界是指低12bit全为0的地址，如32’h00001000，32’h00002000，32’h00001000等这些特殊的地址均为4k边界。 4k边界对齐的最大原因是系统中定义一个page大小为4kBytes，为了更好设定每个slave的访问attribute，就给一个slave划分4k空间。AXI协议中一次突发不能越过4K边界是为了避免一笔burst交易访问两个slave（每个slave都是4k对齐），如果一次burst传输访问大于4k，则可能会造成地址从slav

文章目录前言一、参考资料二、与例程相符的时序图三、例程讲解1. axi_awready2.axi_awaddr3.axi_wready4.axi_bvalid，axi_bresp，axi_buser5.axi_arready6.axi_araddr7.axi_rvalid四、总结前言最近需要使用到AXI从机，所以就学习了一下，一开始学习时看到那么多信号非常头疼，其实一般的使用并不会把所有信号全用上，所以只需要把重要的信号学习一遍，等到需要时再来学习其他的。一、参考资料 AXI4的官方文档（fre.

硬件相关讨论专区

5,312

社区成员

1,064

社区内容

发帖

与我相关

我的任务

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

数字IC精品文章收录（CSDN近500篇）
【数字IC精品文章收录】近500篇文章|学习路线|基础知识|接口|总线|脚本语言|芯片求职|安全|EDA|工具|低功耗设计|Verilog|低功耗|STA|设计|验证|FPGA|架构|AMBA|书籍|

试试用AI创作助手写篇文章吧

+ 用AI写文章