FPGA数字时钟代码与原理下载

weixin_39820535 2019-08-31 03:00:16

基于FPGA的数字时钟代码与原理，每一步的开发过程与原理都有。在数码管实时显示时钟。
相关下载链接：//download.csdn.net/download/mykeylock/6751775?utm_source=bbsseo

...全文

83 回复打赏收藏转发到动态举报

写回复

回复

切换为时间正序

请发表友善的回复…

发表回复

基于fpga的dds的信号发生器verilog源代码，核心为epc10ec8e22.

XILINX kintex7 开发板 KC705资料，包括原理图，说明文档等

FPGA实现DDS正弦波、方波、三角波发生器Verilog程序（已经在Altera的CycloneIII的DE0板子上试验成功验证），所有代码均在此txt文档里面，只不过里面调用了三个rom查找表（地址宽度10bit，数据宽度10bit）只需要你自己加进去就行了（Quartus里面有这个模块）。我的板子验证时能跑到16M，系统时钟最好选高一点，我选的是150M，呵呵

大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注“FPGA技术江湖”微信公众号，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。今天给大侠带来基于FPGA数字时钟的设计，附源码，获取源码，请在“FPGA技术江湖”公众号内回复“基于FPGA数字时钟的设计源码”，可获取源码文件。话不多说，上货。本次的设计的数字钟思路描述如下，使用3个key按键，上...

前言前段时间刚刚开始初步学习FPGA相关知识，在学习了一段时间后，利用前面所学知识，写了一个数字时钟，顺便在这里写下总结，方便理解。一.数码管原理我使用的开发板是Cyclone IV，它上面的数码管一共有6个，由于时钟显示时，每个位置数字都变化不同，所以我们要利用视觉暂留现象，显示时候只能让其中一个位显示，其他位不显示，让数码管位选信号切换的足够快，也就是说数码管对应位由亮到灭需要的时候很短，人眼就无法分清此时此刻数码管状态，使人感觉数码管一直都亮着，这样就能达到看起来，不同位置数字不同且都

下载资源悬赏专区

13,656

社区成员

12,674,803

社区内容

发帖

与我相关

我的任务

其他技术论坛（原bbs）

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章