pcie的 总线主控DMA（Bus Master DMA）是什么含义？

german010 2019-09-12 10:40:37
请教，pcie的 总线主控DMA（Bus Master DMA）是什么含义？
除了总线主控DMA（Bus Master DMA），还有其他什么模式的DMA？
...全文
508 回复 打赏 收藏 转发到动态 举报
写回复
用AI写文章
回复
切换为时间正序
请发表友善的回复…
发表回复
busmaster软件源码
busmaster软件源码
xilinx 7系列 pcie 开发手册
xilinx 7系列 pcie 开发手册
高速接口之PCIe
一步一步开始FPGA逻辑设计 - 高速接口之PCIe，完整的pcie开发流程教程
UM-BUS总线测试系统中PCIe的设计与实现
UM-BUS总线单通道理论带宽可达200 Mb/s，采用16通道并发传输时，理论带宽可达400 MB/s，其测试系统需要在数据采集终端与PC之间建立不低于此带宽的通信通道。PCIe1.1采用4通道传输时理论带宽可达1 GB/s，满足了UM-BUS总线测试系统的传输带宽需求，由此设计实现了UM-BUS总线测试系统的PCIe1.1 x4链路通道的应用方案，给出了基于FPGA的PCIe总线的BMD传输方案。测试结果表明，该方案实际传输速度可达550 MB/s，满足UM-BUS总线测试系统的带宽需求。
PCI databook
这里是原版的PCI databook ,供有关人士下载使用
硬件设计

6,168

社区成员

11,288

社区内容

发帖
与我相关
我的任务
社区描述
硬件/嵌入开发 硬件设计
社区管理员
  • 硬件设计社区
加入社区
  • 近7日
  • 近30日
  • 至今

加载中

查看更多榜单
社区公告
暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章