社区
下载资源悬赏专区
帖子详情
基于FPGA数码管数字钟显示下载
weixin_39821051
2019-09-19 04:31:02
用FPGA当主控芯片来显示数码管数据,里面有三种设计方法,模块化设计程序,模块之间有详细讲解!
相关下载链接:
//download.csdn.net/download/kejie1990/9366995?utm_source=bbsseo
...全文
32
回复
打赏
收藏
基于FPGA数码管数字钟显示下载
用FPGA当主控芯片来显示数码管数据,里面有三种设计方法,模块化设计程序,模块之间有详细讲解! 相关下载链接://download.csdn.net/download/kejie1990/9366995?utm_source=bbsseo
复制链接
扫一扫
分享
转发到动态
举报
写回复
配置赞助广告
用AI写文章
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
基于
FPGA
数码管
数字钟
显示
用
FPGA
当主控芯片来
显示
数码管
数据,里面有三种设计方法,模块化设计程序,模块之间有详细讲解!
基于
FPGA
的数字时钟,能
显示
小时,分钟,秒,通过
数码管
显示
数字,,纯verilog编程实现
基于
FPGA
的数字时钟,能
显示
小时,分钟,秒,通过
数码管
显示
数字,,纯verilog编程实现,可以放在vivado或者quartusii等不同平台中应用
基于Simulink的
FPGA
代码自动生成技术
课程主要讲解基于simulink的hdl coder模块组的使用方法,学会使用hdl coder搭建算法模型,校验模型并能自动生成可以
下载
到
FPGA
运行的Verilog或VHDL代码,学会testbench文件的自动生成和modelsim模型的验证。对于初学者,能掌握基于simulink的
FPGA
代码自动生成技术,会加速初学者开发复杂的
FPGA
算法的本领。
基于
FPGA
的数字时钟
基于
fpga
的数字时钟,采用VHDL语言编写,可校时、校分,整点报时。
FPGA
设计
数码管
数字时钟实验实验Verilog源码Quartus工程文件.zip
FPGA
设计
数码管
数字时钟实验实验Verilog源码Quartus工程文件, module A4_Clock_Top ( //输入端口 CLK_50M,RST_N,KEY,LED, //输出端口 SEG_EN,SEG_DATA,BEEP ); //--------------------------------------------------------------------------- //-- 外部端口声明 //--------------------------------------------------------------------------- input CLK_50M; //时钟端口 input RST_N; //复位端口 input [ 7:0] KEY; //按键端口 output BEEP; //蜂鸣器端口 output [ 7:0] LED; //LED端口 output [ 5:0] SEG_EN; //
数码管
使能端口 output
下载资源悬赏专区
12,777
社区成员
12,304,344
社区内容
发帖
与我相关
我的任务
下载资源悬赏专区
CSDN 下载资源悬赏专区
复制链接
扫一扫
分享
社区描述
CSDN 下载资源悬赏专区
其他
技术论坛(原bbs)
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章