社区
单片机/工控
帖子详情
verilog 为啥不用括号,要用begin end
theboynoName
2019-10-13 08:56:32
begin end显得程序好乱
...全文
1577
7
打赏
收藏
verilog 为啥不用括号,要用begin end
begin end显得程序好乱
复制链接
扫一扫
分享
转发到动态
举报
AI
作业
写回复
配置赞助广告
用AI写文章
7 条
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
轩满满
2022-04-29
打赏
举报
回复
从芯片角度来看,begin/end才是清楚的
worldy
2021-04-27
打赏
举报
回复
语法约定而已,无需纠结
Unknown_Fighter
2021-04-26
打赏
举报
回复
verilog的{}是位拼接运算符
seedundersnow
2021-04-14
打赏
举报
回复
不过是两个符号而已。用什么形式并无区别。
m3m4
2021-04-08
打赏
举报
回复
pascal用了begin/end被称为优雅的编程语言之一。
IamReason
2021-04-08
打赏
举报
回复
哈哈~~~~
菜菜别闹
2021-04-07
打赏
举报
回复
2
我也觉得是 设计verilog规范的人 真的是脑子秀逗了 现在代码乱的要死 一大堆的begin end 烦都烦死了
GVIM语法自动匹配设置文件
如果你是个uvm验证人员,或者design,你肯定用过%来自动匹配从Be
gin
到
end
的跳转,写perl的时候想知道哪个
括号
和哪个
括号
是匹配对应的,或者复制的时候用y%来复制一段,或者输入be
gin
敲回车会自动联想出
end
等等。 把这个文件放入.vim/indent/ 下面,.vimrc里加上这句话autocmd BufRead,BufNewFile *.v,*.vh,*.sv,*.svh, so ~/.vim/indent/
verilog
_system
verilog
.vim
PRBS的
Verilog
代码设计
伪随机序列的FPGA实现,该代码是采用
Verilog
语言实现的。
VHDL和
Verilog
HDL的区别.doc
VHDL和
Verilog
HDL的区别.doc 很详细的列举了两种语言的各种细节区别
交通灯
Verilog
源代码
交通灯
Verilog
源代码 FPGA CPLD
verilog
代码风格
Verilog
CodingStyle
verilog
代码风格
Verilog
CodingStyle
单片机/工控
27,511
社区成员
28,797
社区内容
发帖
与我相关
我的任务
单片机/工控
硬件/嵌入开发 单片机/工控
复制链接
扫一扫
分享
社区描述
硬件/嵌入开发 单片机/工控
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章