请问在verilog中如何进行模块的多级调用?

曦橙 2019-11-27 11:28:36

比如在CPU的设计中:在写uart用了多个模块，然后在uart控制模块中调用它的子模块。在总的CPU顶层模块调用uart时，只需调用uart控制模块就可了吗？

...全文

345 回复打赏收藏转发到动态举报

写回复

回复

切换为时间正序

请发表友善的回复…

发表回复

在设计VORC时，发现对其进行层次化设计是一种好的方法。 VORC的层次化设计就是将各个子功能模块（乘法、加法等）设计成子模块，而在顶层只进行例化。这样层次清晰，逻辑关系明确，容易进行仿真和验证。在对VORC进行功能仿真以及更正错误时效果非常明显。在Verilog中，顶层模块调用底层模块的语法很简单：底层子模块名实例名

第4章模块和端口模块定义（模块名、端口列表、参数、变量声明、数据流描述语句、行为语句、调用（实例引用）其他模块及任务、函数……；定义和声明端口列表；端口连接规则；用有序列表和名字将端口与外部信号相连；层次引用 4.1模块模块：模块定义↓ 。Verilog源文件中可定义多个模块，不考虑排列顺序。内部含变量声明、数据流语句、低层模块实例、行为语句快、任务和函数；顺序和出现位置任意 ...

下图显示了一个带有子模块的非常简单的电路在本练习中,创建模块mod_a的一个实例,然后将模块的三个引脚(in1 in2和out)连接到顶级模块的三个端口(连接a b和out) mod_a模块是为你提供的-你必须实例化它。在连接模块时，只有模块上的端口是重要的。您不需要知道模块内部的代码。模块mod_a的代码是这样的: module mod_a ( input in1, input in2...

在这段代码中，我们定义了一个名为dwt_test的测试模块，其中包含输出小波变换结果的y_out端口。测试模块通过调用数据生成器模块生成8位随机数据，并将其输入到小波变换模块中，计算出小波变换结果，并将结果输出到y_out端口。在模块中，我们通过调用低通和高通滤波器模块，生成多级小波分解后的系数，并使用重构器模块将系数重构成原始信号。最后，我们使用Quartus II软件，选择目标FPGA芯片型号，对Verilog代码进行编译、综合、布局、静态时序分析和时序优化等操作，以生成对应的FPGA比特流文件。

Verilog入门教程与实例分享前言一、Verilog入门教程1.基础语法2.数值表示3.数据类型4.表达式5.编译指令6.连续赋值7.时延8.过程结构9.过程赋值10.时序控制11.语句块12.条件、多路分支、循环语句13.过程连续赋值14.数值转换二、Verilog实例分享1.计算数据位数2.多次判断3.循环计数4.捕捉上升&下降沿总结前言本文记录了Verilog语言的入门基础知识，并通过一些代码实例帮助大家上手，主要基于Xilinx Vivado完成，以下个人学习经验仅供参考。一、

6,125

社区成员

11,293

社区内容

发帖

与我相关

我的任务

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章