请编程高手指教！usb控制clk信号输出！

sqlwn 2020-03-22 10:03:47

我有个作业项目就是在PC上利用软件控制clk输出高低电平！目前我的想法是用一个usb转sp2的转接芯片使得usb接口可以输出clk信号！但是软件如何写无从下手啊请高手指教！

...全文

470 回复打赏收藏转发到动态举报

写回复

回复

切换为时间正序

请发表友善的回复…

发表回复

本文浅析linux的clk框架

0x49占据两个CLK周期，说明第一个周期时，PHY没有成功接收0x49，而在第二个CLK时，NXT拉高，说明PHY成功接收了0x49。在传输数据时，当DIR拉低，且NXT拉高，说明CPU向PHY传输数据，且拉高NXT表明当前数据被PHY接收，相当于一个握手反馈信号。握手阶段：此时DIR拉低，发送0x42时又占据了两个CLK周期（高4bit的0x4代表发送，低4bit的2代表PID，这是芯片中规定的），直到NXT拉高后，0x42下一拍才变为0。在传输数据时，DIR拉低说明CPU在控制总线，PHY被动接受。

高速信号接口eMMC/USB/MIPI/LVDS/RGMII信号完整性PCB走线及阻抗要求

本文深入探讨了消费电子产品中关键小电阻的设计智慧，从SIM卡CLK到USB D+的信号线防护，揭示了串联电阻在阻抗匹配、ESD防护和信号完整性中的重要作用。通过实际案例和数据分析，展示了这些‘神秘’小电阻如何确保系统稳定运行，提升产品性能。

USB PHY 是指 USB 物理层接口，它负责将 USB 协议的数据流从逻辑信号（通常是数字信号）转换为物理信号，以便通过 USB 线缆进行传输。反之，它也会接收来自 USB 线缆的物理信号，并将其转换为数字信号，供上层协议栈处理。

数据库及相关技术

1,178

社区成员

18,938

社区内容

发帖

与我相关

我的任务

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章