Makefile define的问题
source := Ng Ho F1 No
dir := /cc/test/cpp/src
define VAR
lib = $(foreach L,$(source), $(dir)/$(L)Class.cc)
SRC = $(foreach L, $(lib), $(wildcard $(L)))
endef
loop := Class
$(foreach, L, $(loop), $(eval $(call VAR, $(L))))
.PHONY:all
all:
@echo "Makefile begin"
@echo "source: " $(source)
@echo "lib: " $(lib)
@echo "SRC: " $(SRC)
@echo "Makefile end"
一个比较简单的Makefile,我的/cc/test/cpp/src目录下有NgClass.cc HoClass.cc F1Class.cc三个文件
然后我期望SRC可以得到这三个文件名,带上了目录
但是现在我的执行结果实这样的:
Makefile begin
source: Ng Ho F1 No
lib: /cc/test/cpp/src/NgClass.cc /cc/test/cpp/src/HoClass.cc /cc/test/cpp/src/F1Class.cc /cc/test/cpp/src/NoClass.cc
SRC:
Makefile end
这是为什么?求大神解答
...全文
相关推荐
makefile的变量用法
详细介绍Makefile中变量的用法,例如,变量引用、变量引用的高级用法、如何使用环境变量等等。
Makefile 中文教程
Makefile自动化编译
make-escape:GNU Make的转义符号-开源
该软件包为基于GNU Make的构建系统提供了使用应使用“定义”或其他不太可读的技术进行转义的符号的能力。
U-Boot_PortingGuide.pdf
U-Boot_PortingGuide.pdf uboot向PXA270移植四步走
C.Programming.FAQs_C语言常见问题集
C.Programming.FAQs_C语言常见问题集 免费下载


驱动程序开发区
