一个Makefile问题
define VAR
source := Ng Ho F1 No
SRC := $(foreach L,$$(source),$(L)$(1).cc)
endef
loop := Class
$(eval $(call VAR,$(loop)))
.PHONY:all
all:
@echo "Makefile begin"
@echo "source: " $(source)
@echo "SRC:" $(SRC)
@echo "Makefile end"
各位,以上代码,我希望SRC最终得到的是NgClass.cc HoClass.cc F1Class.cc NoClass.cc
但实际上我执行的结果实这样的

请问下这是为什么?哪里错了?
另外当我把代码稍微修改一下,将source挪到外层
source := Ng Ho F1 No
define VAR
SRC := $(foreach L,$(source),$(L)$(1).cc)
endef
loop := Class
$(eval $(call VAR,$(loop)))
.PHONY:all
all:
@echo "Makefile begin"
@echo "source: " $(source)
@echo "SRC:" $(SRC)
@echo "Makefile end"
它确是正确的结果输出如下:
Makefile begin
source: Ng Ho F1 No
SRC: NgClass.cc HoClass.cc F1Class.cc NoClass.cc
Makefile end
是哪里有问题呢?
...全文
相关推荐
Makefile 多目录编译Demo
**递归Makefile**:在每个子目录下创建一个单独的Makefile,并在主Makefile中调用它们。
makefile嵌套
在嵌套Makefile的场景下,主Makefile会包含一个或多个`include`指令,用来引入其他Makefile。
makefile报错
在编程世界中,Makefile是一个极其重要的工具,它允许开发者自动化构建项目,执行编译、链接等步骤。
linux 下makefile教程
使用 autoconf 和 automake 可以解决手工书写 Linux Makefile 的诸多问题。
Makefile手册_中文版.pdf
手册开始部分提到了阅读指南,建议读者从概览开始逐步深入,并且了解文档中的问题和BUG报告方式,从而更好地掌握Makefile的使用。


