【小白求教】同样的Verilog仿真测试文件，有时候通过，有时候失败，这是怎么回事啊

[TheRhapsody]

但是几分钟前就是可以出波形的

[AccFPGA]

软件bug，重启软件就OK了

[TheRhapsody]

引用 1 楼 AccFPGA 的回复:

软件bug，重启软件就OK了

重启软件了还是没办法通过。。。有没有可能是软件的安装包有问题

[TheRhapsody]

引用 3 楼 qq_708907433 的回复:

退出后，将工程所在的文件夹中找到 *.sim 文件夹，将该文件夹删除，就行了。有可能某些文件删不掉，忽略就行。

删了还是不行啊。。还是一样的提示

[老皮芽子]

退出后，将工程所在的文件夹中找到 *.sim 文件夹，将该文件夹删除，就行了。有可能某些文件删不掉，忽略就行。