社区
下载资源悬赏专区
帖子详情
使用verilog HDL 16位cpu设计下载
weixin_39820835
2020-06-02 07:30:20
本实例是使用verilog HDL语言来进行16位cpu设计。
相关下载链接:
//download.csdn.net/download/xiongmg1986125/822758?utm_source=bbsseo
...全文
42
回复
打赏
收藏
使用verilog HDL 16位cpu设计下载
本实例是使用verilog HDL语言来进行16位cpu设计。 相关下载链接://download.csdn.net/download/xiongmg1986125/822758?utm_source=bbsseo
复制链接
扫一扫
分享
转发到动态
举报
写回复
配置赞助广告
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
相关推荐
使用
verilog
HDL
16
位
cpu
设计
本实例是
使用
verilog
HDL
语言来进行
16
位
cpu
设计
。
中南大学EDA课程
设计
指导书及源代码
中南大学 电子信息工程专业 EDA课程
设计
指导书及源代码,
设计
内容:基于
verilog
HDL
16
位
RISC
CPU
设计
与仿真,采用5级流水线。开发工具:quartusII, modelsim
计算机原理与
设计
:
Verilog
HDL
版 李亚民著
本教科书讲述计算机原理、计算机
设计
以及如何用
Verilog
HDL
实现
设计
。主要内容包括:计算机基础知识及性能评价方法;数字电路及
Verilog
HDL
简介;计算机加、减、乘、除及开方的各种算法(包括Wallace Tree快速乘法器和Newton-Raphson及Goldschmidt除法和开方算法)及其
Verilog
HDL
实现;指令系统结构和ALU及多端口寄存器堆的
Verilog
HDL
设计
;单周期、多周期和流水线
CPU
的
Verilog
HDL
设计
;精确中断和异常处理及其电路实现;浮点算法及带有浮点部件FPU的流水线
CPU
的
Verilog
HDL
设计
;多线程
CPU
的
Verilog
HDL
设计
;存储器、Cache和虚拟存储器管理以及带有Cache、TLB和FPU的
CPU
设计
;多核
CPU
的
Verilog
HDL
设计
;异步通信接口UART、PS/2键盘与鼠标接口、视频图像阵列VGA接口、I2C串行总线接口和PCI并行总线接口的
Verilog
HDL
设计
;高性能计算机及互联网络
设计
。书中的
Verilog
HDL
源代码基本上都附有功能仿真波形,以便加深对计算机原理的理解和对计算
数字芯片验证第3部分-
Verilog
HDL
入门
基于Simulink的FPGA代码自动生成技术
课程主要讲解基于simulink的
hdl
coder模块组的
使用
方法,学会
使用
hdl
coder搭建算法模型,校验模型并能自动生成可以
下载
到FPGA运行的
Verilog
或V
HDL
代码,学会testbench文件的自动生成和modelsim模型的验证。对于初学者,能掌握基于simulink的FPGA代码自动生成技术,会加速初学者开发复杂的FPGA算法的本领。
下载资源悬赏专区
12,082
社区成员
11,315,019
社区内容
发帖
与我相关
我的任务
下载资源悬赏专区
CSDN 下载资源悬赏专区
复制链接
扫一扫
分享
社区描述
CSDN 下载资源悬赏专区
其他
技术论坛(原bbs)
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告