使用verilog HDL 16位cpu设计下载

weixin_39820835 2020-06-02 07:30:20
本实例是使用verilog HDL语言来进行16位cpu设计。
相关下载链接：//download.csdn.net/download/xiongmg1986125/822758?utm_source=bbsseo
...全文
75 回复 打赏 收藏 转发到动态 举报
写回复
用AI写文章
回复
切换为时间正序
请发表友善的回复…
发表回复
北林24级机组课设-设计一个字长为16位的CPU
摘要 本课程设计实现了一个16位字长的CPU系统，基于Verilog HDL语言设计，并在FPGA开发板上完成验证。系统包含32条指令（算术逻辑运算、移位、传送、跳转等），采用硬布线控制器实现。设计过程包括： 构建数据通路，包含4个通用寄存器、地址寄存器、程序计数器等核心组件 设计5位操作码的指令系统，实现NOP、ADD、SUB、AND、OR、移位等32条指令 开发Verilog模块实现寄存器、ALU、控制器等部件 编写测试程序验证指令功能，并通过ModelSim仿真验证 最终在FPGA开发板上下载运行，使
Verilog单周期CPU设计（超详细）
实验 单周期CPU一、设计目的与目标实验内容实验要求二、课程设计器材硬件平台软件平台三、 CPU逻辑设计总体方案指令模块MIPS指令格式指令处理流程数据通路总体结构图设计流程逻辑图四、模块详细设计PCAdd4PCINSTMEMDATAMEMSHIFTER32_L2SHIFTER_COMBINATIONMUX4X32MUX2X5EXT16T32MUX2X32CONUNITREGFILEALUSing...
Verilog实现MIPS的5级流水线cpu设计（Modelsim仿真）
Verilog实现IMPS的5级流水线cpu设计 本篇文章是在功能上实现cpu设计，而非结构上实现。结构上实现可以跳转到（此为个人推荐）： Verilog流水线CPU设计（超详细） 此外有与本文章配套的资源，文章中不懂的地方可以跳转到： IMPS五级流水线cpu的制作 一、实验内容 1.1：实验目的 （1）CPU各主要功能部件的实现 （2）CPU的封装 （3）了解提高CPU性能的方法 （4）掌...
简易CPU设计入门：译码模块
CPU设计入门
VIVADO 工具与 Verilog 语言的使用
本科计组实验：VIVADO 工具与 Verilog 语言的使用
下载资源悬赏专区

13,653

社区成员

12,569,993

社区内容

发帖
与我相关
我的任务
社区描述
CSDN 下载资源悬赏专区
其他 技术论坛（原bbs）
社区管理员
  • 下载资源悬赏专区社区
加入社区
  • 近7日
  • 近30日
  • 至今

加载中

查看更多榜单
社区公告
暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章