使用verilog HDL 16位cpu设计下载

weixin_39820835 2020-06-02 07:30:20
本实例是使用verilog HDL语言来进行16位cpu设计。
相关下载链接：//download.csdn.net/download/xiongmg1986125/822758?utm_source=bbsseo
...全文
42 回复 打赏 收藏 转发到动态 举报
写回复
回复
切换为时间正序
请发表友善的回复…
发表回复
相关推荐
使用verilog HDL 16位cpu设计
本实例是使用verilog HDL语言来进行16位cpu设计。
中南大学EDA课程设计指导书及源代码
中南大学 电子信息工程专业 EDA课程设计指导书及源代码，设计内容：基于verilog HDL 16位RISC CPU设计与仿真，采用5级流水线。开发工具：quartusII, modelsim
计算机原理与设计：Verilog HDL版 李亚民著
本教科书讲述计算机原理、计算机设计以及如何用Verilog HDL实现设计。主要内容包括:计算机基础知识及性能评价方法;数字电路及Verilog HDL简介;计算机加、减、乘、除及开方的各种算法（包括Wallace Tree快速乘法器和Newton-Raphson及Goldschmidt除法和开方算法）及其VerilogHDL实现;指令系统结构和ALU及多端口寄存器堆的 Verilog HDL 设计;单周期、多周期和流水线CPU的Verilog HDL 设计;精确中断和异常处理及其电路实现;浮点算法及带有浮点部件FPU的流水线CPU的Verilog HDL 设计;多线程CPU的 Verilog HDL设计;存储器、Cache和虚拟存储器管理以及带有Cache、TLB和FPU的CPU设计;多核CPU的 Verilog HDL 设计;异步通信接口UART、PS/2键盘与鼠标接口、视频图像阵列VGA接口、I2C串行总线接口和PCI并行总线接口的Verilog HDL设计;高性能计算机及互联网络设计。书中的Verilog HDL源代码基本上都附有功能仿真波形，以便加深对计算机原理的理解和对计算
数字芯片验证第3部分-Verilog HDL入门

基于Simulink的FPGA代码自动生成技术
课程主要讲解基于simulink的hdl coder模块组的使用方法，学会使用hdl coder搭建算法模型，校验模型并能自动生成可以下载到FPGA运行的Verilog或VHDL代码，学会testbench文件的自动生成和modelsim模型的验证。对于初学者，能掌握基于simulink的FPGA代码自动生成技术，会加速初学者开发复杂的FPGA算法的本领。
下载资源悬赏专区

12,082

社区成员

11,315,019

社区内容

发帖
与我相关
我的任务
社区描述
CSDN 下载资源悬赏专区
其他 技术论坛（原bbs）
社区管理员
  • 下载资源悬赏专区社区
加入社区
  • 近7日
  • 近30日
  • 至今

加载中

查看更多榜单
社区公告
暂无公告