使用verilog HDL 16位cpu设计下载

FPGA XC6SLX16实现UART串口通信（Verilog HDL实现）.zip

FPGA XC6SLX16驱动程序，Verilog HDL实现。 项目代码可直接编译运行~

基于FPGA的实验平台AlteraQuatarsII的16位单周期CPU设计.html

基于FPGA的实验平台AlteraQuatarsII的16位单周期CPU设计.html

jpc:基于6502的HDL计算机

杰普 基于6502的HDL计算机 在verilog中创建的简单计算机，基于6502 cpu和外围设备。

物联网工程专业本科计组实验报告

物联网工程专业本科计组实验报告

实战训练6 16位乘法器芯片设计_乘法器_fpga_

实战训练6 16位乘法器芯片设计，硬件乘法器设计，可以参考