8516
社区成员
- 全部
用FPGA实现数字跑表功能下载
利用VerilogHDL语言在FPGA开发板上面实现利用数码管显示0到99的跑表功能。
相关下载链接：//download.csdn.net/download/due_you_leefeng/10352634?utm_source=bbsseo
相关下载链接：//download.csdn.net/download/due_you_leefeng/10352634?utm_source=bbsseo
...全文
请发表友善的回复…
发表回复
还没有回复，快来抢沙发～
基于FPGA的数字跑表设计 数字跑表的FPGA设计 目录 〇、设计要求 一、数字跑表计时模块的设计 二、数码管显示设计 三、按键扫描和消抖模块 四、综合设计 〇、设计要求 1、整体设计框图如下。实现具备下诉功能需求的跑表。由数码管...
[FPGA]基于FPGA的数字跑表 （2）VHDL语言编程实现数字跑表系统的功能模块，数字跑表进行启动、停止、显示读数操作，并具有计时清零功能； （3）程序编译正确，在Modelsim中仿真正确； （4）采用FPGA开发板作为开发平台，能够下载验证。 2.2...
FPGA基础实例---数字跑表 同时可以增加小时的计时功能，实现完整的跑表功能。 2.实例目标 本实例主要实现计数即进位的设计，通过几个always模块的设计实现一个特定用途的模块-数字跑表。 3.原理简介 本数字跑表首先从最低位的百分秒...
Verilog HDL设计数字跑表&数码管显示 用Verilog HDL设计一个数字跑表，具有复位、暂停、秒表等功能，同时为了便于显示，百分秒、秒、分钟信号均采用BCD码计数方式，并直接输出到6个数码管中 首先我们需要通过读题来理清思路，那么这里的话，很...
数字秒表--EDA课程设计完整版(设计报告+仿真文件+硬件实现 利用VHDL语言设计基于计算机电路中时钟脉冲原理的数字秒表。该数字秒表能对 0秒～59分59.99秒范围进行计时，显示最长时间是59分59秒，...复位开关可以在任何情况下使用，使用以后计时器清零，并做好下一次计时的准备。
QuartusⅡ 11.0的数字跑表的设计与仿真 QuartusⅡ 11.0的数字跑表的设计与仿真 根据目前国内外流行的可编程逻辑器件设计趋势，本文选择了美国Altera公司的Quartus Ⅱ 11.0开发软件作为平台，介绍了QuartusⅡ软件设计特点、典型的设计流程，以及引入...
FPGA Verilog 数字闹钟下载 可以实现 计时功能，跑表功能，闹钟定时，计时调节，跑表调节，用Verilog编写，动态数码管显示，本人已经实际验证过了，在本人的开发板上 运行的非常完美 相关下载链接：//download.csdn.net/download/wxinghaust/...
秒表程序Verilog语言编写 FPGA 本程序是我利用Quartus II软件用Verilog 语言编写的秒表程序，这是我们学校组织的 ...3. 下载，检查功能直到正确。 4. 数显以动态扫描显示输出。（七段码数显） 【注意！注意！注意】：下载后运行.....
开源项目——多功能数字时钟 verilog hdl下载 本实例用verilog hdl编写，能实现日前的显示，时钟的显示，跑表，功能强大，通过FPGA开发板测试并能正常工作。 文件包括全部工程文件。 相关下载链接：//download.csdn.net/download/wz279273528/1740345?utm_source...
秒表设计-FPGA下载 运用verilog设计数字秒表，实现跑表的功能； 相关下载链接：//download.csdn.net/download/u010361621/5281619?utm_source=bbsseo
FPGA 程序130例-->例10.8~例12.5 (The END) 10.8 8位寄存器 ///////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////// module reg8(qout,in,clk,clear
基于Verilog HDL的数字秒表、波形发送器等设计 用Verilog HDL设计一个数字跑表，所需引脚和功能如下所示：2、代码示例3、 结果：三、多功能数字时钟1、 多功能数字钟的设计要求2、各按键说明3、代码4、结果四、基于FPGA的贪吃蛇游戏 一、EDA 电子设计自动化（英语...
【转】致青春 FROM：一只嵌入式行业摸爬滚打数十载的老鸟 时间：2018-03-22 来源：互联网 作者： 标签：工程师 嵌入式 FPGA 作为一名在嵌入式行业摸爬滚打许久的老鸟，回想自己的经历之路，那么漫长可又仿佛近在眼前。——此文仅献给那些刚刚踏上硬件之路和还在徘徊的同学...
一只老鸟嵌入式工程师的血泪史! 作为一名在嵌入式行业摸爬滚打许久的老鸟，回想自己的经历之路，那么漫长可又仿佛近在眼前。随着学生的日益增多，偶尔之间，会想起自己曾经的一个经历。——此文仅献给那些刚刚踏上硬件之路和还在徘徊的同学们，在此...
利用verilog将二进制码转换为十进制BCD码 先说一个 bear 的亲身体会，bear 在做一些 fpga 小设计时经常会用到数据显示功能，比如数字时钟，数字频率计，温度计，跑表等等，往往我们会选用 led 数码管来做显示，因为它驱动起来比 lcd 液晶要简单的很多，我们...
vue-devtools chrome 插件 chrome（谷歌浏览器）vue代码调试插件， 已打包。解压后，通过chrome扩展程序加载即可使用。
使用方法：
1、chrome浏览器输入地址“chrome://extensions/”进入扩展程序页面
2、勾选开发者模式
3、点击“加载已解压的扩展程序...”按钮，选择解压后的chrome文件夹，即可添加成功。
4、添加完vue-devtools扩展程序之后，我们在调试vue应用的时候，ch
rome开发者工具中会看一个vue的一栏，点击之后就可以看见当前页面vue对象的一些信息
Surface Acoustic Wave Devices in Telecommunications Surface Acoustic Wave Devices in Telecommunications
嵌入式工程师养成计划之——嵌入式软件工程师完全学习指南 本系列课程针对有意向学习嵌入式软件开发的童鞋，从零开始、深入浅出，内容涵盖：linux系统基础、shell、linux C编程、linux系统编程、网络编程、ARM体系结构及汇编语言、ARM裸机编程、linux系统移植、linux驱动开发等模块。分多个子课程逐步学习。
本课程是全套课程的第0部（前传），目的是讲解我们的整个视频学习体系路线图，同时也会对大家学习路线的一个指引。 本期课程共计4节课，主要回答了何为嵌入式、为何要学习嵌入式、什么人适合学嵌入式、究竟应该怎样去学嵌入式等问题。最后为大家详细介绍了我们的嵌入式软件工程师学习路线图，希望能够对大家的嵌入式学习之路有所指引。
