FPGA实现ROM存储图片的VGA显示下载

weixin_39821620 2020-06-19 02:30:21

利用FPGA实现图片的ROM存储及VGA显示，图片大小为64*64，利用matlab生成.mif文件，利用ROM读取，实现VGA显示
相关下载链接：//download.csdn.net/download/chenqh848/10358438?utm_source=bbsseo

...全文

121 回复打赏收藏转发到动态举报

写回复

回复

切换为时间正序

请发表友善的回复…

发表回复

利用FPGA实现图片的ROM存储及VGA显示，图片大小为64*64，利用matlab生成.mif文件，利用ROM读取，实现VGA显示

基于FPGA的ROM-VGA图片显示

vga接口显示FPGA片内ram存储图片Verilog设计逻辑Quartus工程源码文件,图片存储在片内ROM中，并通过VGA在屏幕上显示,FPGA型号Cyclone4E系列中的EP4CE10F17C8，Quartus版本18.0。 module vga_rom_pic( input sys_clk, //系统时钟 input sys_rst_n, //复位信号 //VGA接口 output vga_hs, //行同步信号 output vga_vs, //场同步信号 output [15:0] vga_rgb //红绿蓝三原色输出 ); //wire define wire vga_clk_w; //PLL分频得到25Mhz时钟 wire locked_w; //PLL输出稳定信号 wire rst_n_w; //内部复位信号 wire [15:0] pixel_data_w; //像素点数据 wire [ 9:0] pixel_xpos_w; //像素点横坐标 wire [ 9:0] pixel_ypos_w; //像素点纵坐标 //***************************************************** //** main code //***************************************************** //待PLL输出稳定之后，停止复位 assign rst_n_w = sys_rst_n && locked_w; vga_pll u_vga_pll( //时钟分频模块 .inclk0 (sys_clk), .areset (~sys_rst_n), .c0 (vga_clk_w), //VGA时钟 25M .locked (locked_w) ); vga_driver u_vga_driver( .vga_clk (vga_clk_w), .sys_rst_n (rst_n_w), .vga_hs (vga_hs), .vga_vs (vga_vs), .vga_rgb (vga_rgb), .pixel_data (pixel_data_w), .pixel_xpos (pixel_xpos_w), .pixel_ypos (pixel_ypos_w) ); vga_display u_vga_display( .vga_clk (vga_clk_w), .sys_rst_n (rst_n_w), .pixel_xpos (pixel_xpos_w), .pixel_ypos (pixel_ypos_w), .pixel_data (pixel_data_w) ); endmodule

使用FPGA 驱动VGA显示图片，实现整个屏幕8×8个图片平铺效果

想着在此基础上通过 VGA显示器显示一张图片，利用 FPGA 内部 ROM 存储图片数据，然后通过控制读取数据地址将图片数据传给 VGA驱动模块，从而将每个图片数据显示在对应的像素点上。

下载资源悬赏专区

13,655

社区成员

12,654,260

社区内容

发帖

与我相关

我的任务

其他技术论坛（原bbs）

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章