FPGA数字信号处理（一）数字混频下载

weixin_39820780 2020-06-21 12:30:18
数字混频的Veriloag代码，Quartus工程，含testbench仿真。程序设计系统时钟5MHz，625kHz的输入信号与625kHz的本振信号做混频，根据混频原理会得到1.25MHz的和频信号与0Hz（直流），将直流滤除掉得到1.25MHz的有效信号。
相关下载链接：//download.csdn.net/download/fpgadesigner/10447557?utm_source=bbsseo
...全文
17 回复 打赏 收藏 转发到动态 举报
写回复
用AI写文章
回复
切换为时间正序
请发表友善的回复…
发表回复
FPGA数字信号处理（一）数字混频
数字混频的Veriloag代码，Quartus工程，含testbench仿真。程序设计系统时钟5MHz，625kHz的输入信号与625kHz的本振信号做混频，根据混频原理会得到1.25MHz的和频信号与0Hz（直流），将直流滤除掉得到1.25MHz的有效信号。
FPGA数字混频实现实信号转换为复信号的verilog工程源码
在现代通信系统中，将实信号转换为复信号是数字信号处理的重要环节。通过正交混频技术可以实现频谱的正交分解，为后续信号处理提供I/Q两路独立数据。该资源是veriolg实现数字混频+数字滤波的功能。结构完整，思路清晰，资源消耗优化至最佳
基于FPGA设计数字信号处理
基于FPGA设计数字信号处理，包含了绝大多数数字信号处理流程。对混频信号的产生、去直流、采样、滤波、加窗、FFT、画相位谱、画幅度谱做了很好的处理，源代码完全公开。代码采用VERILOG语言编写，清晰明了，整个处理过程经过多次验证。
基于FPGA的雷达数字信号处理机设计
本文采用脉冲多普勒、数字波束形成等技术，为某型雷达导引头信号项目设计了其关键部分——雷达数字信号处理机。本处理器采用FP GA平台实现，文中详细介绍了该处理器基于FPGA的基频信号产生模块、回波信号采集模块、控制信号产生模块和时钟模块等硬件模块的设计思路。
FPGA雷达信号分析系统3,基于fpga的雷达信号处理,matlab
FPGA雷达信号分析系统，此为第三部分，类容全面，很有价值
下载资源悬赏专区

13,655

社区成员

12,586,962

社区内容

发帖
与我相关
我的任务
社区描述
CSDN 下载资源悬赏专区
其他 技术论坛（原bbs）
社区管理员
  • 下载资源悬赏专区社区
加入社区
  • 近7日
  • 近30日
  • 至今

加载中

查看更多榜单
社区公告
暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章