Verilog时钟（带闹铃等功能）下载

weixin_39821228 2020-06-21 02:00:25
Quartus II：基于FPGA中Verilog语言的时钟，具有闹铃、报时等功能，添加了按键去抖
相关下载链接：//download.csdn.net/download/qq_37686022/10486195?utm_source=bbsseo
...全文
45 回复 打赏 收藏 转发到动态 举报
写回复
用AI写文章
回复
切换为时间正序
请发表友善的回复…
发表回复
Verilog时钟（带闹铃等功能）
Quartus II：基于FPGA中Verilog语言的时钟，具有闹铃、报时等功能，添加了按键去抖
基于Verilog HDL的多功能数字时钟系统
基于Verilog HDL的多功能数字时钟系统，在Quartus II集成环境中开发，主要包含数字时钟(年月日时分秒)，万年历，闹钟，整点报时等功能。
基于Verilog的数字时钟
本文以Altera公司9.0版本的Quartus Ⅱ软件编译硬件描述语言Verilog代码，采用自顶而下的设计方法对代码进行综合、适配、功能仿真，最后下载入Cyclone EP2C5T144的FPGA核心板，实现了数字时钟的设计要求。
Verilog时钟（按键去抖功能）
基于Verilog的时钟，带按键去抖、闹铃、报时等功能，内附详细代码解释
FPGA实现多功能数字钟（Verilog）.rar
使用Verilog实现的多功能数字钟（时钟，闹钟（设置、闹钟音乐）、整点报时、秒表、数码管显示），包含所有的rtl主体代码，和testbench仿真代码。以及使用的fpga驱动beep演奏音乐的原理
下载资源悬赏专区

13,654

社区成员

12,574,373

社区内容

发帖
与我相关
我的任务
社区描述
CSDN 下载资源悬赏专区
其他 技术论坛（原bbs）
社区管理员
  • 下载资源悬赏专区社区
加入社区
  • 近7日
  • 近30日
  • 至今

加载中

查看更多榜单
社区公告
暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章